プロセッサ・コア・アーキテクチャ

• 高周波数動作向けに最適化された、9命令同時発行のスーパースケーラ 32ビット・マイクロアーキテクチャ
• 3つの並列x86命令デコーダ
• 投機的 out-of-order 実行をサポートするダイナミック・スケジューリング
• 2048エントリの分岐予測テーブルおよび12エントリの戻りスタック
• 3本のスーパースケーラ out-of-order 整数パイプライン（それぞれが下記を内蔵）
  • 整数実行ユニット
  • アドレス生成ユニット
• 3本のスーパースケーラ out-of-order マルチメディア・パイプライン
• FADD、MMX® ALU、3DNow™テクノロジを搭載
  • FMUL、MMX ALU（MulおよびMACを含む）、3DNow!テクノロジ
  • FSTORE
• レベル1 64Kビット システム・インタフェース
• マルチレベル TLB（24/256エントリ I、40/256エントリ D）
• 2つの汎用64ビット・ロード/ストア・ポートをDキャッシュに搭載

• 高速64ビット・システム・インタフェース
• パイプラインと外部インタフェースをサポートする大規模な内部バッファ
  • 最高72の実行中 x86命令
  • 32の未処理ロード・ミス
  • 18エントリ 整数スケジューラ
  • 36エントリ 浮動小数点スケジューラ
• トランジスタ数 2,200万個
• ダイ・サイズ 85mm²

キャッシュ・アーキテクチャ

• レベル1
  • 128k
  • 64k命令、64kデータ
  • 各2ウェイ・アソシエイティブ
• レベル2
  • 256k
  • 16ウェイ・セット・アソシエイティブ
  • 64ビット L2バス幅