Notes de publication Vivado IP
Cet article contient une liste de tous les registres de réponse « Notes de publication Vivado™ IP – All IP Change Log Information » et la version Vivado Tools associée.
par: AMD
Le cœur LogiCORE™ JTAG to AXI Master IP est un cœur personnalisable qui peut générer les transactions AXI et piloter les signaux AXI internes au FPGA dans le système.
Le cœur LogiCORE™ JTAG to AXI Master IP est un cœur personnalisable qui peut générer les transactions AXI et piloter les signaux AXI internes au FPGA dans le système. Il prend en charge les interfaces AXI4 et le protocole Lite et peut être sélectionné à l'aide d'un paramètre. La largeur du bus de données AXI est personnalisable. Cette IP peut piloter un esclave AXI4-Lite ou AXI4 à mappage mémoire via une interconnexion AXI4. Elle peut également être connectée à l'interconnexion en tant que maître. L'interaction avec ce cœur en cours d'exécution nécessite l'utilisation de la fonctionnalité d'analyseur logique Vivado™.
Certaines technologies AMD peuvent nécessiter des activations tierces. Les fonctionnalités prises en charge peuvent varier selon le système d'exploitation. Consultez le fabricant du système pour en savoir plus sur ses caractéristiques spécifiques. Aucune technologie ni aucun produit ne peut être totalement sûr.