Vivado IP 릴리즈 노트
이 문서에는 모든 'Vivado™ IP 릴리즈 노트 - 모든 IP 변경 로그 정보' 답변 기록과 관련 Vivado Tools 릴리즈의 목록이 포함되어 있습니다.
by: AMD
LogiCORE™ JTAG to AXI Master IP 코어는 AXI 트랜잭션을 생성하고 시스템의 FPGA 내부에서 AXI 신호를 구동할 수 있는 사용자 지정 가능한 코어입니다.
LogiCORE™ JTAG to AXI Master IP 코어는 AXI 트랜잭션을 생성하고 시스템의 FPGA 내부에서 AXI 신호를 구동할 수 있는 사용자 지정 가능한 코어입니다. 이 코어는 AXI4 인터페이스와 Lite 프로토콜을 지원하며 파라미터를 사용하여 선택할 수 있습니다. AXI 데이터 버스의 폭은 사용자 지정할 수 있습니다. 이 IP는 AXI4 상호 연결을 통해 AXI4-Lite 또는 AXI4 메모리 매핑 슬레이브를 구동할 수 있습니다. 또한 상호 연결에 마스터로 연결할 수도 있습니다. 이 코어와 런타임 상호 작용을 하려면 Vivado™ 로직 분석기 기능을 사용해야 합니다.
특정 AMD 기술을 사용하려면 타사 활성화 또는 활성화가 필요할 수 있습니다. 지원되는 기능은 운영 체제에 따라 다를 수 있습니다. 특정 기능에 대해서는 시스템 제조업체에 문의하십시오. 어떤 기술이나 제품도 완전히 안전할 수는 없습니다.