por: AMD
El bloque integrado de corrección de errores hacia adelante de decisión suave (SD-FEC) admite la decodificación y codificación de la paridad de baja densidad (LDPC) y la decodificación de código Turbo.
Para muchas aplicaciones actuales y emergentes de alta velocidad de datos, como 4G, 5G y DOCSIS3.1 Cable Access, la confiabilidad de la transmisión es un factor clave de éxito para respaldar la calidad del sistema en general. Un FEC de decisión suave de alto rendimiento (es decir, >1 Gbps), es un bloque de construcción importante utilizado para permitir que estos sistemas funcionen en entornos no ideales.
El bloque integrado de corrección de errores hacia adelante de decisión suave (SD-FEC) admite la decodificación y codificación de la paridad de baja densidad (LDPC) y la decodificación de código Turbo. Los códigos LDPC utilizados son altamente configurables, y el código específico utilizado se puede especificar en una base de código por código.
Algunas tecnologías AMD pueden requerir activación o habilitación por parte de terceros. Las funciones compatibles pueden variar según el sistema operativo. Confirma las funciones específicas con el fabricante del sistema. Ninguna tecnología o producto puede ser completamente seguro.