Soluciones DSP de AMD

Versal AI Engine: satisfacer las demandas de procesamiento DSP de alto rendimiento de las aplicaciones de última generación

En muchos mercados DSP dinámicos y en evolución, como el aeroespacial, de defensa, automotor/industrial, y de pruebas/mediciones, las aplicaciones están presionando para aumentar la aceleración de procesamiento DSP y mantener al mismo tiempo el ahorro de energía. 

Dado que la ley de Moore y la escala de Dennard ya no siguen su trayectoria tradicional, pasar al nodo de chip de última generación por sí solo no puede ofrecer los beneficios de menor consumo de energía y menor costo con un mejor rendimiento, como en las generaciones anteriores.

En respuesta a este aumento no lineal de la demanda de aplicaciones DSP de última generación, como la canalización polifásica y la formación de haces, AMD desarrolló una nueva tecnología de procesamiento innovadora, el motor de IA, como parte de la arquitectura AMD Versal™.

Una mirada más cercana a Versal AI Engine:

Arquitectura de motor de IA

Los motores de IA están diseñados como matrices 2D compuestas por múltiples mosaicos de motor de IA y permiten una solución muy escalable en toda la cartera de productos Versal, que abarca de 10s a 100s de motores de IA en un solo dispositivo, lo que satisface las necesidades de procesamiento de una amplia gama de aplicaciones. 

Los beneficios incluyen las siguientes opciones:

Programabilidad de software

• C programable a través de la plataforma de software unificada de Vitis
• Programación basada en modelos a través de Vitis Model Composer 
• Obtén más información sobre el proceso de diseño DSP del motor de IA 

Determinista

• Instrucciones y memorias de datos dedicadas
• Conectividad dedicada emparejada con motores de DMA (Direct Memory Access, acceso directo a memoria) para el movimiento de datos programado mediante la conectividad entre los mosaicos del motor de IA 

Eficiencia

• Ofrece una mayor densidad de procesamiento DSP en comparación con la lógica programable tradicional, al tiempo que reduce el consumo energético dinámico. Haz clic aquí para obtener más información. 

Basados en una arquitectura de clase ASIC (Application-Specific Integrated Circuit, circuito integrado para aplicaciones específicas), los SoC adaptables y FPGA de AMD combinan un ancho de banda de E/S de cientos de gigabits por segundo con más de 49 TeraMAC de rendimiento DSP de punto fijo en la Serie Versal™ Premium. La partición de DSP AMD y su paralelismo es clave para el rendimiento DSP alcanzable en la última generación de FPGA AMD.

Arquitectura de partición de DSP

La partición DSP58 en dispositivos Versal es la 6.ª generación de particiones de DSP en las arquitecturas AMD.

Este bloque de procesamiento DSP dedicado se implementa en chip completamente personalizado que ofrece potencia/rendimiento líderes, lo que permite implementaciones eficientes de funciones DSP populares, como MACC (multiply-accumulator, multiplicación-acumulación), MADD (multiply-adder, multiplicación-adición) o multiplicación compleja.

El segmento también ofrece capacidades para realizar diferentes tipos de operaciones lógicas, como AND, OR y operaciones XOR.

La arquitectura DSP58 de los dispositivos Versal se basa en el éxito de la FPGA UltraScale™ DSP48E2 con mejoras adicionales:

• Multiplicador más amplio (27 x 24 bits)
• Multiplicador de punto flotante de precisión simple
  
• Multiplicación compleja 18 x 18 usando dos DSP consecutivos
  
• Modo de producto punto de vector INT8
  

Estas mejoras ayudan a las aplicaciones fundamentales de DSP a realizar más procesamiento dentro del segmento DSP48E2 antes de entrar en la estructura FPGA, lo que en última instancia conduce a ahorros de recursos y energía.

Funciones del segmento DSP48E2 (UltraScale) frente a DSP58 (Versal)

Función	UltraScale	Versal
Tipo de mosaico/segmento DSP	DSP48E2	DSP58
Múltiples operaciones de suma/resta/acumulación
Multiplicador y MACC	27x18	27x24
Cuadratura:  [(A o B) +/- D]2
CMACC multiplicación compleja ultraeficiente de retroalimentación WMUX	Tres unidades DSP48E2	Dos unidades DSP58
Compatibilidad con SIMD
Circuitos integrados de detector de patrones
Unidad Lógica Integrada
Funciones Mux amplio	48 bits	58 bits
XOR amplio	96 bits	116 bits
Multiplicador de punto flotante de precisión simple
Salida opcional de 96 bits
Enrutamiento en cascada
Registros de canalización
D Preadicionador
Multiplicación compleja secuencial, acceso din. AB
Equilibrio de canalización de registro AB mejorado

Videos destacados:

1. Utilización del MUX de cuadratura en el segmento DSP48E2 (video)
2. Utilización de la retroalimentación MUX amplia en el segmento DSP48E2 (video)

Herramientas y flujos

Según tus preferencias de diseño, AMD tiene herramientas compatibles con RTL, C/C++ y entrada de diseño basado en modelos. Esta flexibilidad en el flujo de diseño, junto con un extenso catálogo IP DSP, facilita la adopción de herramientas y dispositivos AMD.

Visita Herramientas, bibliotecas y marcos para obtener más información.

Métricas de rendimiento DSP

En la siguiente tabla, se muestran algunas de las métricas clave de rendimiento DSP para las familias de Serie 7, UltraScale™ y UltraScale+™. Para conocer el rendimiento de dispositivos de SoC adaptable, consulta la sección Desarrollador de software.

Lanzamos entornos de desarrollo de software y un conjunto completo de herramientas, bibliotecas y metodologías conocidas y potentes que permiten a los desarrolladores de software dirigirse fácilmente a los SoC adaptables y FPGA de AMD. Con la plataforma de software unificada Vitis™ de entorno de abstracción de alto nivel. Podemos ofrecer experiencias de desarrollo y tiempo de ejecución de aplicaciones integradas conocidas y similares a la GPU (graphics proccesing unit, unidad de procesamiento gráfico) para desarrollo de C, C++ u OpenCL.

Dispositivos de MPSoC (Multiprocessor system-on-chip, sistema multiprocesador en chip) y Versal de AMD

El MPSoC Zynq™ UltraScale+™ y la arquitectura Versal combinan un potente PS (processing system, sistema de procesamiento), que incorpora procesadores Arm® Cortex® y PL (user-programmable logic, lógica programable por el usuario), en un solo dispositivo.

Perfil de aplicaciones para aceleración

La plataforma de software unificada Vitis ofrece la capacidad de perfilar una aplicación determinada y permite la creación de aceleradores de hardware para funcionar de manera más eficiente en la PL (lógica programable), en la que la flexibilidad y el paralelismo de la FPGA se aprovechan para proporcionar grandes mejoras de rendimiento. Esto también permite que otras funciones de la aplicación se ejecuten en el PS (sistema de procesamiento) en paralelo si se desea.

Al dirigirse a los SoC adaptables y FPGA de AMD, muchas aplicaciones DSP e integradas tendrán mejoras en la eficiencia y un menor consumo de energía en sus aplicaciones.

Funciones y rendimiento DSP de los dispositivos SoC de AMD

En las siguientes tablas, se muestran algunas de las funciones clave y las métricas de rendimiento DSP para las familias de MPSoC Zynq UltraScale+ y los dispositivos Versal™ de AMD. Para conocer el rendimiento de dispositivos no SoC, consulta la sección Diseñadores de hardware.

Notas:

1. Todos los cálculos de rendimiento se basan en piezas de grado de velocidad -2 para el SoC adaptable Zynq 7000 y -3 para el MPSoC Zynq UltraScale+
2. Utilizando el preadicionador, rendimiento DSP puede aumentarse dos veces para los filtros simétricos
3. Consulta WP486: Aprendizaje profundo con optimización INT8 en dispositivos AMD (no aplicable para dispositivos Zynq)
4. Rendimiento de punto flotante de precisión simple utilizando el núcleo de operador de punto flotante con tres particiones de DSP
5. Rendimiento de punto flotante de precisión simple utilizando el núcleo de operador de punto flotante con cuatro particiones de DSP
6.  Rendimiento de punto flotante de precisión media utilizando el núcleo de operador de punto flotante con dos particiones de DSP

Para obtener más información sobre los SoC adaptables y los MPSoC de AMD, visita:

• SoC adaptables y MPSoC de AMD

DSP en el subsistema de procesamiento

El PS (sistema de procesamiento) proporciona capacidades de procesamiento DSP a través de los diferentes núcleos de procesamiento de ARM.

Para obtener más información sobre las capacidades DSP en los procesadores ARM, visita:

• Familia de la Serie Cortex-A
• Tecnologías SIMD y Advanced SIMD (NEON)
• Arquitectura de punto flotante ARM

Encontrarás algunos ejemplos útiles en las siguientes ubicaciones:

Para MPSoC Zynq UltraScale+, consulta UG1211 para ver una demostración de una FFT usando el conjunto de instrucciones de ARM NEON.

Para SoC Zynq 7000, las siguientes recomendaciones técnicas están disponibles en la wiki de Xilinx cuando se dirige a Cortex-A9 y ARM SIMD:

• Creación de la biblioteca de ARM NEON, recomendación técnica 2014.3
• Ejecución de pruebas de la biblioteca ARM, recomendación técnica 2014.3

Compatibilidad con tipo de datos AMD

AMD tiene una compatibilidad de tipo de datos muy flexible en sus dispositivos. Las diferentes precisiones de punto fijo, punto flotante y entero se admiten de manera nativa en las herramientas AMD con la implementación de punto flotante con la ayuda del núcleo IP del operador de punto flotante.

Los diseños de punto flotante implementados en FPGA siempre conducirán a un mayor uso de recursos y energía en comparación con las implementaciones de punto fijo o entero. La conversión a una solución de punto fijo siempre que sea posible tiene grandes beneficios:

• Menos recursos de FPGA
• Menos energía
• Costos más bajos

Para obtener más detalles sobre los beneficios de la conversión de tipos de datos de punto flotante a punto fijo, lee WP491.

Evaluaciones comparativas

En las siguientes tablas, se muestra una pequeña selección de algoritmos y posibles mejoras de rendimiento mediante el uso de un dispositivo AMD y en particular la estructura en la PL (lógica programable) para acelerar el diseño.

Notas:

1. ARM: A53 de cuatro núcleos ejecutándose en Raspberry Pi a 1200 MHz
2. Las evaluaciones comparativas de NVIDIA se realizaron utilizando Tegra X1
3. Flujo óptico (LK): tamaño de ventana 11x1

Notas:

1. El núcleo Cortex-A9 se utiliza solo en los dispositivos Zynq cuando se dirige a ARM
2. Las evaluaciones comparativas de TI se realizaron utilizando el núcleo DSP C66