AMD DSP ソリューション

Versal AI エンジン: 次世代アプリケーション向けの高性能 DSP 演算要件に対応

航空宇宙、防衛、オートモーティブ/産業機器、テスト/計測機器など、急速に進化する DSP 市場の多くのアプリケーションでは、電力効率を維持しつつ、DSP 演算処理のさらなる高速化が求められています。 

ムーアの法則やスケーリング則が限界を迎えた現在では、次世代シリコン ノードへ進化するだけでは、かつての世代のように高性能、低コスト、低消費電力のメリットを得ることができません。

ポリフェーズ チャネライゼーションやビームフォーミングといった次世代 DSP アプリケーションにより急増する処理需要に対応するため、AMD は Versal™ アーキテクチャに統合されている革新的なプロセッシング技術「AI エンジン」を開発しました。

Versal AI Engine の詳細:

AI エンジン アーキテクチャ

AI エンジンは、複数の AI エンジン タイルを二次元に配列したものです。単一デバイスに数十から数百個の AI エンジンを搭載した Versal ポートフォリオを利用することで、多様なアプリケーションの演算要件に応えることができ、拡張性も備えることができます。 

サポート内容は以下のとおりです。

ソフトウェア プログラマビリティ

• Vitis 統合ソフトウェア プラットフォームを利用した C 言語による開発
• Vitis Model Composer を利用したモデルベースのプログラミング 
• AI エンジンを使用する DSP 設計プロセスの詳細 

決定論的なメモリおよびエンジン

• 命令用とデータ用にそれぞれ専用メモリを搭載
• DMA エンジンを組み合わせた専用のコネクティビティにより、AI エンジン タイル間のコネクティビティを使用してスケジュールに基づくデータ移動が可能 

効率

• 従来のプログラマブル ロジックに比べて DSP 演算密度が向上し、ダイナミック消費電力も削減されます。詳細はこちらをクリックしてください。 

ASIC クラスのアーキテクチャをベースとする AMD のアダプティブ SoC/FPGA は、Versal™ プレミアム シリーズで、49 TeraMAC 以上の固定小数点 DSP 性能と数百 Gbps の I/O 帯域幅を提供します。最新世代 AMD FPGA で実現できる DSP 性能の鍵となるのは、AMD の DSP スライスとその並列性です。

DSP スライスのアーキテクチャ

Versal デバイスに搭載されている DSP58 は、AMD アーキテクチャで 6 世代目の DSP スライスです。

業界一の消費電力と性能を実現するために、この専用 DSP プロセッシング ブロックがフルカスタムのシリコンにインプリメントされるため、乗算累算 (MACC)、乗算加算 (MADD)、または複素乗算などの一般的な DSP 機能を効率的に実装できます。

また、このスライスは、AND、OR、XOR などさまざまなロジック動作を実行する機能も提供します。

Versal デバイス DSP58 アーキテクチャは、実績ある UltraScale™ FPGA DSP48E2 をベースとして構築され、機能が強化されたものです。

• よりビット幅の広い乗算器 (27 x 24 ビット)
• 単精度浮動小数点乗算器
  
• 2 つの連続する DSP を使用した 18x18 複素乗算
  
• DSP58 の INT8 ベクター ドット積モード
  

これらの機能強化によって、DSP のパフォーマンスを重視するアプリケーションでは FPGA ファブリックの消費を抑えてDSP48E2 スライス内で多くの演算を実行できるため、結果的にリソースや消費電力を削減できます。

DSP48E2 (UltraScale) と DSP58 (Versal) スライスの機能比較

機能	UltraScale	Versal
DSP タイル/スライスの種類	DSP48E2	DSP58
複数の加算/減算/累算動作
乗算/MACC	27x18	27x24
自乗演算:  [(A または B) +/- D]2
WMUX フィードバックを使用する超高効率な複素乗算 CMACC	3 x DSP48E2	2 x DSP58
SIMD サポート
インテグレイテッド パターン検出回路
インテグレイテッド ロジック ユニット
ワイド MUX 機能	48 ビット	58 ビット
ワイド XOR	96 ビット	116 ビット
単精度浮動小数点乗算器
オプションの 96 ビット出力
カスケード配線
パイプライン レジスタ
D 前置加算器
シーケンシャル複素乗算、AB ダイナミック アクセス
AB レジスタのパイプライン バランシング向上

関連ビデオ:

1. DSP48E2 スライスの Squaring MUX を活用 (ビデオ)
2. DSP48E2 スライスのワイド MUX フィードバック機能を活用 (ビデオ)

ツールとフロー

AMD は、ユーザーの好みに合わせて RTL、C/C++、およびモデルベースのデザイン入力に対応するさまざまなツールを提供しています。この柔軟な設計フローで広範な DSP IP カタログを活用することで、AMD のツールやデバイスの適用がよりスムーズになります。

詳細は、ツール、ライブラリ、フレームワークを参照してください。

DSP 性能の測定基準

次の表に 7 シリーズ、UltraScale™ および UltraScale+™ ファミリの主な DSP 性能の測定基準を示します。アダプティブ SoC デバイスの性能は、「ソフトウェア開発者」のセクションを参照してください。

AMD は、ソフトウェア開発環境と、使い慣れた優れたツール、ライブラリ、設計手法を含む包括的なソリューションを提供しているため、ソフトウェア開発者は AMD のアダプティブ SoC および FPGA をターゲットとする開発を簡単に始めることができます。Vitis™ 統合ソフトウェア プラットフォームによる高レベル抽象化環境を通じて、C、C++、および/または OpenCL による開発において、GPU のような使い慣れたエンベデッド アプリケーションの開発/実行環境を提供します。

AMD の MPSoC および Versal デバイス

Zynq™ UltraScale+™ MPSoC および Versal アーキテクチャは、Arm® Cortex® プロセッサを搭載した高性能なプロセッシング システム (PS) と、ユーザーがプログラム可能なロジック (PL) を 1 つのチップに統合しています。

アクセラレーションのアプリケーション プロファイリング

Vitis 統合ソフトウェア プラットフォームは、特定のアプリケーションのプロファイリングが可能であり、プログラマブル ロジック (PL) でより効率に動作させるためのハードウェア アクセラレータを作成できます。FPGA の柔軟性と並列性によって大幅な性能向上を期待できます。また、必要に応じて、プロセッシング システム (PS) でアプリケーションのほかの機能を同時に実行することもできます。

AMD のアダプティブ SoC/FPGA を活用すれば、多くの DSP およびエンベデッド アプリケーションで、より高い処理効率と低消費電力を実現できます。

AMD SoC デバイスの機能および DSP 性能

次の表に、AMD Zynq UltraScale+ MPSoC ファミリおよび Versal™ デバイスの主な機能と DSP 性能の測定基準を示します。SoC 以外のデバイス性能は、「ハードウェア設計者」のセクションを参照してください。

注記:

1. すべての性能は、Zynq 7000 アダプティブ SoC で -2 スピード グレード、Zynq UltraScale+ MPSoC で -3 スピード グレードをベースに計算
2. 前置加算器を使用した場合、対称フィルターの DSP 性能が 2 倍向上
3. WP486 – 『ザイリンクス デバイスでの INT8 に最適化した深層学習の実装』 (Zynq デバイスは適用外) を参照
4. DSP スライスを 3 つ使用する Floating Point Operator コアを使用した場合の半精度浮動小数点のパフォーマンス
5. DSP スライスを 4 つ使用する Floating Point Operator コアを使用した場合の半精度浮動小数点の性能
6.  DSP スライスを 2 つ使用する Floating Point Operator コアを使用した場合の半精度浮動小数点の性能

AMD アダプティブ SoC および MPSoC の詳細は次のリンクを参照:

• AMD アダプティブ SoC および MPSoC

プロセッシング サブシステムの DSP

プロセッシング システム (PS) は異なる ARM プロセッシング コアを使用して DSP 処理機能を提供します。

ARM プロセッサの DSP 機能の詳細は次のリンクを参照:

• Cortex-A シリーズ ファミリ
• SIMD および Advanced SIMD (NEON) テクノロジ
• ARM 浮動小数点アーキテクチャ

次のリンクから、役に立つ例を参照できます。

Zynq UltraScale+ MPSoC については、UG1211 で ARM NEON 命令セットを使用した FFT のデモを確認してください。

Zynq 7000 SoC で、Cortex-A9 および ARM SIMD をターゲットとする場合、Xilinx Wiki で次のテクニカル ヒントを提供しています。

• Arm NEON ライブラリの構築に関するテクニカル ヒント 2014.3
• Arm ライブラリ テスト実行に関するテクニカル ヒント 2014.3

AMD のデータ タイプ サポート

AMD の デバイスでは非常に柔軟にデータ タイプがサポートされています。AMD ツールは、固定小数点、浮動小数点、整数のさまざまな精度をネイティブでサポートしており、浮動小数点は Floating Point Operator IP コアを用いて実装されます。

FPGA に実装される浮動小数点デザインは、固定小数点や整数の実装と比べて、リソースの使用量と消費電力が高くなります。可能であれば固定小数点ソリューションに変換することで、次のような大きなメリットが得られます。

• FPGA リソースが削減
• 消費電力が削減
• コスト削減

浮動小数点から固定小数点へデータ型を変換するメリットの詳細は、WP491 を参照してください。

ベンチマーク

以下の表は、AMD のデバイス、つまりプログラマブル ロジック (PL) のファブリックを使用してデザインを加速する場合の少ないアルゴリズムの選択肢とパフォーマンスの向上を示しています。

注記:

1. ARM: クワッド コア A53 は 1200 MHz の Raspberry Pi で動作
2. Nvidia ベンチマークは Tegra X1 を使用して実行
3. オプティカル フロー (LK) – ウィンドウ サイズ 11x1

注記:

1. Cortex-A9 コアは、ARM をターゲットとする Zynq デバイスでのみ使用
2. TI ベンチマークは C66 DSP コアを使用して実行