AMD 高速シリアル テクノロジ

概要

AMD が提供するトランシーバー製品は、現在提供されているあらゆる高速プロトコルに対応しています。GTH および GTY トランシーバーは、光インターコネクトの厳しい要件対応できる低ジッターと、バックプレーン動作要件を満たす PCS 機能付きのワールド クラスの自動適応型イコライゼーションを提供します。

• AMD Versal™ GTY (32.75 Gb/s): 低レイテンシ/低消費電力に最適化
• AMD Versal GTM (58 Gb/s): PAM4 および NRZ をサポートし、最新の銅線ケーブル、バックプレーン、および光インターフェイス向けに調整
• AMD Versal GTM (112 Gb/s): 既存インフラで 800G ネットワークにスケーリング
• AMD UltraScale+™ GTR (6.0 Gb/s): Zynq プロセッサ サブシステムに一般的なプロトコルを最も容易に統合
• AMD UltraScale+ GTH (16.3 Gb/s): 低消費電力と高性能を提供するため、最も要件が厳しいバックプレーン アプリケーションに最適
• AMD UltraScale+ GTY (32.75 Gb/s): 最高 NRZ 性能を提供するため、最速の光およびバックプレーン アプリケーションに最適。33G トランシーバーがチップ間、チップと光モジュール間、28G バックプレーンを駆動
• AMD UltraScale™ GTH (16.3 Gb/s): 低消費電力と高性能を提供するため、最も要件が厳しいバックプレーン アプリケーションに最適
• AMD UltraScale GTY (30.5 Gb/s): 最高性能を提供するため、光およびバックプレーン アプリケーションに最適。30G トランシーバーがチップ間、チップと光モジュール間、28G バックプレーンを駆動
• AMD UltraScale+ GTM (58 Gb/s): PAM4 を使用する最高性能を提供し、58G のチップ間、チップと光モジュール間、バックプレーン アプリケーションに最適
• AMD 7 シリーズ GTP (6.6 Gb/s): 消費電力を最小化するように最適化されているため、民生用アプリケーションおよびレガシ シリアル規格に最適
• AMD 7 シリーズ GTX (12.5Gb/s): ミッドレンジ トランシーバーの中で最も低いジッターで最も優れたイコライゼーション機能を提供
• AMD 7 シリーズ GTH (13.1 Gb/s): ワールド クラスのジッターとイコライゼーション機能を提供し、バックプレーンおよび光インターコネクトに対応できる性能を実現
• AMD 7 シリーズ GTZ (28.05 Gb/s): 28 nm FPGA で最高レート、最小ジッターの 28G トランシーバー
• AMD Spartan 6™ GTP (3.2 Gb/s): コスト重視アプリケーション向けに消費電力およびコストが最適化されたトランシーバー

次の表では、各デバイス ファミリでサポートされるトランシーバーの詳細を示します。

注記:

1. Gb/s
2. 結合された送信と受信
3. 複数デバイス ファミリにおける最大トランシーバー数

トランシーバー

AMD トランシーバーを使用するバックプレーン

優れた自動適応型イコライゼーション機能を備えているということは、AMD トランシーバーは、最も要件が厳しいバックプレーン アプリケーションに堅牢な性能を提供できることを意味します。AMD は、10GBase-KR 準拠の 7 シリーズ GTH から、まもなくリリースされる ADC/DSP ベースのイコライザーを実装する Versal™ プレミアム シリーズの 112G PAM4 GTM に至るまで、高品質のイコライザーで定評があります。  AMD は、10G バックプレーンと 100G 銅線ケーブルのいずれにも対応できるトランシーバーを提供しています。

AMD トランシーバーを使用する光インターコネクト

光通信システムは、10Gb/s から 100G、さらに 400G 以上へと急速に移行しています。AMD は、広範なレートとフォーム ファクターに対応する製品を提供しています。Versal ACAP には、今日のエコシステムのさまざまな光インターコネクトに対応するため、2 つのトランシーバーがあります。GTY/GTYP トランシーバーは、最大 16.3Gb/s の SFP+ と QSFP+、および最大 32.75Gb/s の QSFP28 と OSFP をサポートします。GTM トランシーバーはこれらの低レート、さらに各レーン インターフェイスで最大 58Gb/s、将来的には 100Gb/s までの QSFP56-DD をサポートします。高い柔軟性と自動適応機能を備えたイコライゼーションにより、同じトランシーバーが長距離伝送のバックプレーンと短距離伝送のチップと光モジュール間インターコネクトの両方に対応でき、わずかな調整で十分なマージンを確保できます。

UltraScale+ MPSoC 高速 IO

Zynq UltraScale+™ MPSoC には、まったく新しい GTR トランシーバーが搭載されています。AMD は、最も一般的なシリアル インターコネクトをサポートするために、トランシーバーとペリフェラルを備えた Armv8 プロセッサを搭載することによって、設計プロセスをシンプルにして、これらのインターコネクト接続にかかるコスト削減を可能にしました。

58G PAM4 テクノロジ

業界をリードするトランシーバー技術

次世代のイーサネット運用をサポートするため、AMD は、16 nm FinFET+ を採用した Virtex™ UltraScale+™ FPGA ファミリに 58 Gb/s トランシーバーを統合しました。新しいトランシーバーの特長は次のとおりです。

• 50G+ ライン レートでのデータ転送の物理的な限界を突破する
• 次世代イコライゼーション技術でチャネル損失を最小化
• チップ間、モジュール、ダイレクトアタッチ ケーブル、およびバックプレーン通信をサポート

次世代につながる「PAM4」変調

PAM4 (4 値パルス振幅変調) は、次世代ライン レートに対応できる最もスケーラブルなマルチレベル信号プロトコルとして評価されており、現在 AMD は、OIF (Optical Internetworking Forum) と IEEE (Institute of Electrical and Electronics Engineers) の両組織において 58G PAM4 の標準化活動をサポートしています。

次世代イーサネットへ道を開く

クラウド コンピューティング、インダストリアル IoT、ソフトウェア無線ネットワーク アプリケーションなどの最先端技術は、絶えず高帯域幅を求め続けています。最新のトランシーバー アーキテクチャを使用することによって、ベンダーは次のことが可能になります。

• 既存インフラの帯域幅を 2 倍にする
• 50G、100G、400G ポート、さらにはテラビット インターフェイスに拡張する
• 独自の次世代ソリューション開発に向けて、この技術を評価する

現在求められている帯域幅に応えるためには、次世代の標準ライン レートが不可欠です。

JESD204B リファレンス デザイン

AMD は、アナログ パートナーとの共同開発で、豊富な JESD204B リファレンス デザインおよび高速アナログ FMC カードを提供しており、開発を迅速に行うことができます。