AMD IP ソリューションで開発を効率化

AMD とパートナー企業は、開発プロセスを加速する最先端の IP (知的所有権) ライブラリを幅広く提供しています。こうした IP ソリューションは、厳格なテストと最高水準での検証をクリアしており、RTL や IP インテグレーター (IPI) を用いた設計フローに対応しています。またサンプル デザインやソフトウェア ドライバー、豊富な資料も提供しています。AMD やパートナー企業が提供する IP を活用することで、アプリケーションの性能を高め、開発期間を短縮することが可能になります。

IP コアの検索/表示

IP コアを検索する

AMD IP Products

主な IP コア

800G High Speed Ethernet

The 800G High Speed Ethernet MAC and PCS or PCS IP core implements the physical coding sublayer (PCS) of the Draft Standard for Ethernet, Amendment: Media Access Control Parameters for 800 Gb/s and Physical Layers and Management Parameters for 400 Gb/s and 800 Gb/s Operation (IEEE P802.3df/D2.0, February 17, 2023) and the Ethernet Technology Consortium 800G Specification (Revision 1.1).
IP コアを表示

LPDDR5/DDR5/NoC2

統合 DDR メモリ コントローラー (DDRMC5C) は、DDR5 および LPDDR5/5X メモリ インターフェイスに対応しています。2 つのプログラム可能な NoC インターフェイス ポートを備え、複数のトラフィック ストリームを効率的に処理できます。また、コマンドの優先順位を適切に制御するために、5 種類の QoS (Quality of Service) クラスをサポートしています。

製品ガイドを見る

Versal GT サブシステム

AMD Versal™ アダプティブ SoC 向けの GTY/GTYP/GTM トランシーバー サブシステム IP を使用することで、1 つまたは複数のシリアル トランシーバーを簡単に設定できます。すべてのライン レート、PCS 機能、クロック構成に対応し、オプションのポートや機能も利用可能です。ウィザードは RTL または IP インテグレーターの設計で使用できます。

製品ガイドを見る

JESD204

The LogiCORE™ IP JESD204 core is designed to Joint Electron Devices Engineering Council (JEDEC) JESD204B standard.
IP コアを表示

DisplayPort™ Subsystem

The AMD DisplayPort™ Subsystem interconnect protocol is for transmission and reception of serial-digital video at two standard rates of 1.6 Gbps and 2.7 Gbps for consumer and professional displays.
IP コアを表示

ERNIC™

The ERNIC™ (Embedded RDMA enabled NIC) IP provides an Initiator and Target implementation of RDMA over Converged Ethernet (RoCE v2) enabled NIC functionality. This IP is specifically designed for embedded applications that require reliable transmission over Ethernet networks.
IP コアを表示
short bottom curved fade divider
short top curved fade divider

リソース

AMD コア テクノロジ

AMD の FPGA およびアダプティブ SoC は、次世代の設計環境と IP を組み合わせることで、プログラマブル ロジックからプログラマブルなシステム統合まで、幅広い顧客ニーズに対応します。

詳細を読む