概要

PCI Express® (PCIe®) は、通信、データセンター、エンタープライズ、エンベデッド、テスト/測定、防衛など、さまざまな市場の幅広いアプリケーションに対応できる汎用シリアル インターコネクトです。また、ペリフェラル デバイス インターコネクト、チップ間インターフェイス、およびその他さまざまなプロトコル規格へのブリッジとしても利用できます。

AMD は、多くのデバイスにおいて高性能で消費電力の低い PCI Express 用統合ブロックを提供しています。

また、PCI Express 用統合ブロックを活用する DMA およびブリッジのハード/ソフト IP ブロック、PCI Express コネクタ付きボード、コネクティビティ キット、リファレンス デザイン、ドライバー、および PCIe ベース デザインの実装を容易にするツールも提供しています。

サイドバーのナビゲーション ツリーからデバイス ファミリを選択し、PCI Express 向けの AMD ソリューション ポートフォリオを確認してください。

AMD Versal アダプティブ SoC ソリューション

データセンター、通信、エンベデッド アプリケーションでは、PCI Express® 仕様に対応できるシステムが求められています。Versal™ アーキテクチャでは複数の接続オプションを利用できるため、開発者は最先端規格に準拠したインターフェイスを活用しながら、競合を凌ぐ高性能製品の開発に注力できます。Versal アーキテクチャに統合された PCI Express ブロックは、完全なソフト IP ソリューションよりも使いやすく効率的で、はるかに優れた性能を提供します。Versal アーキテクチャには、PCIe デザイン向けに 5 つのタイプの統合ブロックがあります。

  • MDB5: DMA/ブリッジを備えた PCI Express Rev. 5.0 用の統合ブロック
  • CPM5: DMA/ブリッジを備えた PCI Express Rev. 5.0 用の統合ブロック
  • PL PCIE5: PCI Express Rev. 5.0 用の統合ブロック
  • CPM4: DMA/ブリッジを備えた PCI Express Rev. 4.0 用の統合ブロック
  • PL PCIE4: PCI Express Rev. 4.0 用の統合ブロック

MDB5、CPM5、PL PCIE5、CPM4、および PL PCIE4 は、GTYP や GTY トランシーバーと組み合わせて使用することで、仕様どおりのデータ レートでインターフェイスを動作させることができます。1 レーン (Gen1x 1) 構成から規定された最大構成まで 1 レーンあたり 2.5 GT/s からの動作範囲をサポートします。たとえば、8 レーン (Gen5x 8) の場合は 1 レーンあたり 32 GT/s、16 レーン (Gen4x16) の場合は 1 レーンあたり 16 GT/s で動作可能です。

次の表では、Versal アーキテクチャで使用できる PCI Express 用統合ブロックの特徴をまとめています。現在利用できるデバイス、パッケージ、スピード/電圧グレードの組み合わせで有効なリソースおよび機能については、『Versal アーキテクチャおよび製品データシート: 概要』 (DS950) を参照してください。


 

 Versal アーキテクチャに統合された PCI Express 用ブロック

MDB5
図を表示

CPM5
図を表示

PL PCIE5
図を表示

CPM4
図を表示

PL PCIE4
図を表示
関連
仕様		 PCIe Rev. 5.0 PCIe Rev. 5.0 PCIe Rev. 5.0
 PCIe Rev. 4.0
 PCIe Rev. 4.0
最大 PCIe
リンク構成		 Gen5x4
2 x Gen5x2
Gen5x2		 2 x Gen5x8
Gen4x16
2 x Gen4x8		 Gen5x4
Gen4x8
Gen3x16		 Gen4x16
2 x Gen4x8		 Gen4x8
Gen3x16
PCIe ポート
サポート タイプ		 EP、RP EP、RP、
スイッチ		 EP、RP、
スイッチ		 EP、RP、
スイッチ		 EP、RP、
スイッチ
主な PCIe の
機能		 SR-IOV
8PF/64VF		 SR-IOV
16PF/4KVF		 SR-IOV
8PF/4KVF		 SR-IOV
4PF/252VF		 SR-IOV
4PF/252VF
統合された DMA/ブリッジ 2 つのブリッジが必要、
2 つの DMA (オプション)		 2 つの QDMA/ブリッジ
(オプション)		 - 1 つの
QDMA/ブリッジまたは XDMA/ブリッジ (オプション)		 -

これらのブロック (MDB5、CPM5、PL PCIE5、CPM4、PL PCIE4) は、少ないリンク構成で使用できるため、コスト重視の製品デザイン、小規模フォームファクターへの対応、ボードの複雑性緩和、消費電力削減が可能になります。また、リンク構成が削減されることで、プログラマブル ロジックのリソース使用率を削減できる場合もあります (これは、統合ブロックの適用拡大に使用するソフト IP の性質に依存します)。CPM5、PL PCIE5、CPM4、および PL PCIE4 は、Endpoint (EP)、Root Port (Rp)、およびスイッチ ポート タイプとして構成できます。MDB5 は、エンドポイント (EP) およびルート ポート (RP) として構成可能です。

Versal アーキテクチャに統合された PCI Express ブロックには、事前検証済みの高性能 DMA/ブリッジ サブシステムが含まれているため、より価値の高い設計領域にリソースや時間を注力できます。  DMA/ブリッジ サブシステムは次のとおりです。

  • MDB5 には、PCI Express 用のコントローラーが 2 つ含まれ、DMA/ブリッジ サブシステムのインスタンスを 2 つ統合しています。統合された DMA の使用は任意であり、各インスタンスは個別にカスタマイズ可能です。DMA サブシステムは、統合されたプロセッサや AXI インターコネクトの密結合を提供します。このサブシステムは AXI ブリッジの機能も提供します。データ移動には、プログラマブル NoC を使用するメモリマップド方式を採用できます。
  • CPM5 は、PCI Express 用のコントローラーを 2 つ統合し、また QDMA/ブリッジ サブシステムのインスタンスを 2 つ統合しています。統合された DMA の使用は任意であり、各インスタンスは個別にカスタマイズ可能です。QDMA サブシステムは、大量のデータを低レイテンシで移動させるための拡張性に優れたキューベースの DMA を提供する上、エンタープライズ クラスの製品で必要とされる物理/仮想機能をいくつかサポートします。データ移動には、プログラマブル NoC を使用するメモリマップド方式、またはストリーミング方式を採用して、Versal アダプティブ SoC のプログラマブル ロジックへ送られます。また、このサブシステムには、AXI インターコネクトへのブリッジ機能も含まれています。
  • CPM4 は、PCI Express 用のコントローラーを 2 つ統合し、また QDMA/XDMA とブリッジ サブシステムのインスタンスを 1 つ統合しています。統合された DMA の使用は任意であり、使用する場合は CPM5 の場合のように QDMA サブシステムとして、または XDMA サブシステムとして構成可能です。データ移動には、プログラマブル NoC を使用するメモリ マップド方式、またはストリーミング方式を採用して、Versal アダプティブ SoC のプログラマブル ロジックへ送られます。また、このサブシステムには、AXI インターコネクトへのブリッジ機能も含まれています。
  • PL PCIE5 および PL PCIE4 は、PCI Express 用の個別コントローラーであり、ソフト IP として実装する DMA/ブリッジ サブシステムと組み合わせて使用します。これらは AMD の Vivado™ Design Suite の IP カタログから利用できます。また、AMD アダプティブ コンピューティング パートナーが提供するその他のソリューションも利用可能です。

多くの開発者にとって、手軽に利用できるこの高性能 DMA/ブリッジ サブシステムは、高速データ通信をすばやく構築するためのインフラとして有効です。『Versal Adaptive SoC CPM DMA and Bridge Mode for PCI Express 製品ガイド』 (PG347)、『Versal Adaptive SoC DMA and Bridge Subsystem for PCI Express 製品ガイド』 (PG344)、AMD アダプティブ コンピューティング パートナーの Smartlogic GmbH が提供する AXI Bridge with DMA for PCIe ソリューションを参照してください。

既存のドライバーやアプリケーション ソフトウェアを活用する場合や、エンド アプリケーションの詳細知識を使用して機能をカスタマイズおよび最適化する場合には、CPM5、PL PCIE5、CPM4、PL PCIE4 ブロックにある PCI Express コントローラーに対して、独自設計した DMA/ブリッジ機能を直接接続できるオプションもあります。詳細は、『Versal Adaptive SoC CPM Mode for PCI Express 製品ガイド』 (PG346) および 『Versal Adaptive SoC Integrated Block for PCI Express LogiCORE IP 製品ガイド』 (PG343) を参照してください。完全なカスタム ソリューションを実装するための最大限の柔軟性を提供するため、AMD は PCI Express 用のソフト IP コア PHY を提供しています。この IP により、設計者は独自に開発した PCI Express コントローラーを、GTYP や GTY トランシーバーに接続できます。Fidus Systems, Inc. をはじめとする AMD アダプティブ コンピューティング パートナーは、Versal アダプティブ SoC を用いたデザインの差別化と迅速な開発を支援する、独自の価値提案に基づく開発およびコンサルティング サービスを提供しています。

サポート製品およびテクノロジ

UltraScale+ デバイス ソリューション

AMD の 16 nm UltraScale+™ デバイスには、今日のデータセンター、通信、およびエンベデッド アプリケーションで必要とされる多くの PCI Express® 機能が統合されています。UltraScale+ デバイスには、PCIE4、PCIE4C、PCIE4CE の 3 種類の統合ブロックが搭載されています。

PCIE4 ブロックは、PCI Express Base Specification v3.1 に準拠しており、最大で Gen3x16 まで対応しています。また、より狭いリンク幅やより低速向けに設定することも可能です。PCIE4 ブロックは、Gen4 動作をサポートしていません。

PCIE4C ブロックは、最大 8.0 GT/s (Gen3) に対応する PCI Express Base Specification v3.1、および最大 16.0 GT/s (Gen4) に対応する PCI Express Base Specification v4.0 に準拠しています。また、最大 16.0 GT/s のスピードをサポートする CCIX Base Specification v1.0 Version 0.9 とも互換性があります。このブロックは、Gen3 で最大 16 レーン、Gen4 で最大 8 レーンをサポートしますが、リソースおよび消費電力の削減を目的としてより低いレーン幅用にも構成できます。

PCIE4CE ブロックは、PCI Express Base Specification v4.0 に準拠しており、最大で 16.0 GT/s (Gen4) まで対応しています。このブロックは、Gen3 で最大 16 レーン、Gen4 で最大 8 レーンをサポートしますが、リソースおよび消費電力の削減を目的としてより低いレーン幅用にも構成できます。一部のデバイスには統合ブロックのリビジョンが 1 つしか含まれていませんが、複数のリビジョンが存在するデバイスもあります。

UltraScale™ アーキテクチャが備える PCIe® 統合ブロックはすべて、エンドポイントまたはルート ポートとして構成可能です。ルート ポートは、ルート コンプレックスのベースを構築するために使用でき、PCI Express プロトコルを用いたチップ間のカスタム通信を可能にするだけでなく、イーサネット コントローラーやファイバー チャネル HBA、NVMe SSD などの ASSP エンドポイント デバイスを FPGA、MPSoC、または RFSoC に接続します。

PCI Express 用の統合ブロックは、次をサポートしています。

DMA/ブリッジのソフト IP 実装には、次が含まれます。

AMD の Zynq™ UltraScale+™ MPSoC および RFSoC には、DMA/ブリッジ機能を備えた PCIe 用の追加統合ブロックが搭載されており、統合プロセッシング システムと密接に結合され、エンベデッド Linux® のルート ポート ドライバーでサポートされています。詳細は、『Zynq™ UltraScale+ デバイス テクニカル リファレンス マニュアル』 (UG1085) を参照してください。完全なカスタム ソリューションを実装するため最大限の柔軟性を重視する方には、PCI Express 用のソフト IP コア PHY を提供しています。これらを使用することで、PCI Express 用のコントローラーを独自開発して、トランシーバーへ接続することが可能になります。Fidus Systems, Inc. をはじめとする AMD アダプティブ コンピューティング パートナーは、UltraScale+ デバイスを用いたデザインの差別化と迅速な開発を支援する、独自の価値提案に基づく開発およびコンサルティング サービスを提供しています。

サポート製品およびテクノロジ

UltraScale ソリューション

AMD の 20 nm UltraScale™ デバイスには、今日のデータセンター、通信、およびエンベデッド アプリケーションで必要とされる多くの PCI Express® 機能が統合されています。

PCI Express 用の統合ブロックは、次をサポートしています。

DMA/ブリッジのソフト IP 実装には、次が含まれます。

*特定のリンク幅やサポートされるスピードについては、該当する IP の製品ガイドを参照してください。

Fidus Systems, Inc. をはじめとする AMD アダプティブ コンピューティング パートナーは、UltraScale デバイスを用いたデザインの差別化と迅速な開発を支援する、独自の価値提案に基づく開発およびコンサルティング サービスを提供しています。

サポート製品およびテクノロジ

7 シリーズ ソリューション

AMD の 28 nm 7 シリーズ デバイスには、今日のデータセンター、通信、およびエンベデッド アプリケーションで必要とされる多くの PCI Express® 機能が統合されています。

PCI Express 用の統合ブロックは次をサポートします。

DMA/ブリッジのソフト IP 実装には、次が含まれます。

*特定のリンク幅やサポートされるスピードについては、該当する IP の製品ガイドを参照してください。

Fidus Systems, Inc. をはじめとする AMD アダプティブ コンピューティング パートナーは、7 シリーズ デバイスを用いたデザインの差別化と迅速な開発を支援する、独自の価値提案に基づく開発およびコンサルティング サービスを提供しています。

サポート製品およびテクノロジ

リソース

最新情報を入手

アダプティブ SoC/FPGA の通知リストに登録された方には、最新情報をいち早くお届けします。

登録