作成者: AMD
LogiCORE™ RapidIO Logical (I/O) と Transport Layer Interface は、Virtex™ II および Virtex II Pro シリーズの FPGA 向けに最適化されており、Logical Input/Output および Common Transport Specification 1.2 に準拠しています。
LogiCORE™ IP Serial RapidIO v5.6 – SRIO Gen 1.3 (拡張して Gen 2 - 5G ライン レートをサポート)
Serial RapidIO Gen 2 LogiCORE IP については、こちらをご覧ください。
Gen 2 - 5G ライン レートをサポートする RapidIO 1.3 仕様に準拠した LogiCORE IP Serial RapidIO Endpoint ソリューションには、柔軟性に優れ、かつ最適化されたシリアル RapidIO 物理層コアとロジック (I/O) およびトランスポート層コアが含まれます。このコアを使用することによって予想通りのタイミングを確保できるため、エンジニアリング時間を大幅に削減でき、優秀な人材をユーザー独自のアプリケーション ロジックの開発に専念させることができます。
RapidIO Logical (I/O) とトランスポート層コアおよび RapidIO 物理層コアが完全な Serial RapidIO プロトコル スタックを提供します。 さらに、これらのコアには、シリアル RapidIO エンドポイントをインプリメントできるよう、高度に最適化されたコンフィギュレーション可能なバッファー デザインが含まれています。モジュール式の IP システムであるため、簡単にカスタマイズできるという柔軟性があり、また、AMD のツールチェーンでは、コンフィギュレーション可能で使いやすいグラフィカル ユーザー インターフェイスからこれらの構築ブロック IP コアを使用して FPGA にシリアル エンドポイントを自動生成します。
ハードウェア評価のタイムアウト期間 * : 最大 8 時間
| LogiCORE™ | バージョン | ソフトウェア サポート | サポートするデバイス ファミリ |
|---|---|---|---|
| RapidIO Physical Layer Interface Core Gen 1 | v5.6 | ISE™ 13.1 | Virtex™ 6 HXT / LXT / SXT Virtex 5 FXT / SXT / LXT Virtex 4 FX Spartan™ 6 LXT |
必要なソフトウェアは AMD のダウンロード ページからダウンロードしてください。新機能、既知の問題、パッチについての詳細は、ライセンス ソリューション センターをご覧ください。
* ハードウェア評価ライセンスでは、ご自分のデザインに上記のコアをパラメーター指定、生成、インスタンシエートできます。また、ファンクションおよびタイミング シミュレーションを実行でき、ハードウェアにデザインをダウンロードおよびコンフィギュレートできるビットストリームも生成できます。
この表中の IP コアは、プログラムされたデバイスで一定の時間正常に動作します。この時間を過ぎると、IP は「タイムアウト」 (機能を停止) し、FPGA を再度ダウンロードおよび設定する必要があります。
一部の AMD テクノロジでは、サードパーティによる有効化またはアクティブ化が必要になる場合があります。サポートされる機能はオペレーティング システムによって異なる場合があります。 具体的な機能については、システム メーカーにお問い合わせください。完全に安全なテクノロジや製品はありません。