Notas da versão do ISE
Este documento contém uma lista de tabelas de notas de versão, uma para cada núcleo de IP.
by: AMD
A interface lógica (E/S) e de camada de transporte LogiCORE™ RapidIO é otimizada para FPGAs das Séries Virtex™ II e Virtex II Pro e é compatível com Logical Input/Output e Common Transport Specification 1.2.
Suporte para LogiCORE™ IP Serial RapidIO v5.6 – SRIO Gen 1.3 (com extensões para Gen 2 - taxa de linha 5G).
Para o Serial RapidIO Gen 2 LogiCORE IP, clique aqui.
A solução LogiCORE IP Serial RapidIO Endpoint, projetada para a especificação RapidIO Gen 1.3 com suporte à taxa de linha Gen 2 -5G, é composta por um núcleo de camada física Serial RapidIO altamente flexível e otimizado e um núcleo de camada lógica (E/S) e de transporte. Esse núcleo foi projetado para garantir um tempo previsível, reduzindo significativamente o investimento em tempo de engenharia e permitindo que os recursos sejam voltados à lógica de aplicativos específicos do usuário.
O núcleo da Camada Lógica (E/S) e de Transporte RapidIO e o núcleo da Camada Física RapidIO fornecem uma pilha de protocolo Serial RapidIO completa. Além disso, um projeto de buffer altamente otimizado e configurável está incluso com esses núcleos para implementar um endpoint Serial RapidIO. Embora uma abordagem de projeto de IP modular forneça flexibilidade para facilitar a personalização, a cadeia de ferramentas da AMD automatiza a geração do endpoint serial em um FPGA usando esses cores de IP como blocos de construção através de uma interface gráfica de usuário configurável e fácil de usar.
Período limite de avaliação de hardware*: ~ 8 horas
| LogiCORE™ | Versão | Suporte para software | Famílias de dispositivos compatíveis |
|---|---|---|---|
| RapidIO Physical Layer Interface Core Gen 1 | v5.6 | ™ ISE 13,1 | Virtex™ 6 HXT/LXT/SXT Virtex 5 FXT/SXT/LXT Virtex 4 FX Spartan™ 6 LXT |
Baixe o software necessário na página Downloads no site da AMD. Para obter informações sobre novos recursos, problemas conhecidos e patches, consulte o Centro de soluções de licenciamento.
* Uma licença de avaliação de hardware para qualquer um dos núcleos IP acima permitirá que você parametrize, gere e instancie esses núcleos em seu projeto. Além disso, você poderá executar uma simulação funcional e de temporização e gerar um fluxo de bits que você pode usar para baixar e configurar seu projeto no hardware.
Os núcleos IP nesta tabela estarão totalmente funcionais no dispositivo programado por determinado período. Após esse tempo, o IP atingirá o "tempo limite" (deixará de funcionar) e você precisará baixar e configurar a FPGA novamente.
Certas tecnologias AMD podem exigir permissão ou ativação de terceiros. Os recursos compatíveis podem variar de acordo com o sistema operacional. Confirme com o fabricante do sistema sobre a existência de recursos específicos. Nenhum produto ou tecnologia pode ser completamente seguro.