Notes de publication ISE
Ce document contient une liste des tableaux de notes de publication, un pour chaque cœur IP.
par: AMD
L'interface LogiCORE™ RapidIO Logical (I/O) et de couche de transport est optimisée pour les FPGA des séries Virtex™ II et Virtex II Pro et est conforme à la spécification 1.2 Logical Input/Output and Common Transport.
Prise en charge de LogiCORE™ IP Serial RapidIO v5.6 et SRIO Gen 1.3 (avec extensions pour les débits de ligne Gen 2 à 5G).
Pour Serial RapidIO Gen 2 LogiCORE IP, cliquez ici.
La solution LogiCORE IP Serial RapidIO Endpoint, conçue pour la spécification RapidIO Gen 1.3 avec prise en charge du débit de ligne Gen 2 à 5G, comprend un cœur de couche physique Serial RapidIO optimisé et extrêmement flexible, ainsi qu'un cœur de couche logique (E/S) et de couche de transport. Ce cœur est conçu pour garantir une grande prévisibilité temporelle, ce qui réduit considérablement les investissements en temps d'ingénierie et permet de consacrer les ressources à la logique applicative spécifique à l'utilisateur.
Les cœurs RapidIO Logical (I/O) de couche de transport et de couche physique RapidIO forment un ensemble complet pour le protocole Serial RapidIO. En outre, une conception de mémoire tampon hautement optimisée et configurable est incluse avec ces cœurs pour mettre en œuvre un point de terminaison Serial RapidIO. Bien qu'une approche modulaire de la conception IP offre une grande flexibilité pour faciliter la personnalisation, la chaîne d'outils AMD automatise la génération du point de terminaison série sur un FPGA en utilisant ces cœurs IP fonctionnels via une interface graphique utilisateur configurable et facile à utiliser.
Période d'expiration de l'évaluation hardware * : ~ 8 h
| LogiCORE™ | Version | Assistance software | Familles d'appareils prises en charge |
|---|---|---|---|
| Interface de couche physique RapidIO Core Gen 1 | v5.6 | ISE™ 13.1 | Virtex™ 6 HXT/LXT/SXT Virtex 5 FXT/SXT/LXT Virtex 4 FX Spartan™ 6 LXT |
Téléchargez le software requis à partir de la page Téléchargements d'AMD. Pour plus d'informations sur les nouvelles fonctionnalités, les problèmes connus et les correctifs , consultez le Centre de solutions de licences.
* Une licence d'évaluation hardware pour l'un des cœurs IP ci-dessus vous permettra de paramétrer, générer et instancier ces cœurs dans votre conception. Vous pourrez également effectuer des simulations fonctionnelles et temporelles et générer un bitstream que vous pourrez utiliser pour télécharger et configurer votre conception dans le hardware.
Les cœurs IP de ce tableau seront pleinement fonctionnels dans le composant programmé pendant une certaine période. Passé ce délai, l'IP sera « expiré » (cessera de fonctionner) et vous devrez télécharger et configurer à nouveau le FPGA.
Certaines technologies AMD peuvent nécessiter des activations tierces. Les fonctionnalités prises en charge peuvent varier selon le système d'exploitation. Consultez le fabricant du système pour en savoir plus sur ses caractéristiques spécifiques. Aucune technologie ni aucun produit ne peut être totalement sûr.