Solutions DSP AMD

Versal AI Engines : Une réponse aux exigences de calcul DSP hautes performances des applications de nouvelle génération

Sur de nombreux marchés dynamiques et en pleine évolution des DSP, tels que l'aérospatiale, la défense, l'automobile/l'industrie et les tests/mesures, les applications exigent une accélération de calcul des DSP toujours plus importante tout en conservant une efficacité énergétique. 

La loi de Moore et la loi de Dennard ne suivant plus leur trajectoire traditionnelle, le passage au nœud de silicium de nouvelle génération ne peut à lui seul offrir les avantages d'une réduction de la consommation et des coûts avec de meilleures performances, comme dans les générations précédentes.

Pour répondre à cette augmentation non linéaire de la demande des applications DSP de nouvelle génération, telles que la canalisation polyphasée et la formation de faisceaux, AMD a développé une nouvelle technologie de traitement innovante, AI Engine, qui fait partie de l'architecture AMD Versal™.

Gros plan sur les AI Engines Versal :

Architecture AI Engine

Les AI Engines sont conçus comme des matrices 2D composées de plusieurs tuiles AI Engine et permettent une solution très évolutive dans l'ensemble du portefeuille Versal, allant de 10 à 100 AI Engines dans un seul appareil, répondant aux besoins de calcul d'un large éventail d'applications. 

Les avantages comprennent :

Programmabilité software

• Programmable en langage C via la plateforme software unifiée Vitis
• Programmation basée sur des modèles via Vitis Model Composer 
• En savoir plus sur le processus de conception DSP AI Engine 

Déterministe

• Mémoires d'instructions et de données dédiées
• Connectivité dédiée associée à des moteurs DMA pour le déplacement programmé des données via la connectivité entre les tuiles AI Engine 

Efficacité

• Offre une densité de calcul DSP accrue par rapport à une logique programmable traditionnelle, tout en réduisant la consommation énergétique dynamique. Cliquez ici pour en savoir plus. 

Basés sur une architecture de type ASIC, les SoC adaptatifs et les FPGA AMD combinent une bande passante d'E/S de plusieurs centaines de gigabits par seconde avec plus de 49 téraMACs de performances DSP en virgule fixe dans la série Versal™ Premium. La tranche DSP AMD et son parallélisme sont essentiels pour que la dernière génération de FPGA AMD atteigne les performances DSP.

Architecture de la tranche DSP

Le DSP58 de la tranche des appareils Versal représente la 6e génération de DSP dans les architectures AMD.

Ce bloc de traitement DSP dédié est implémenté dans un circuit intégré entièrement personnalisé qui offre un rapport puissance/performance inégalé, permettant une implémentation efficace des fonctions DSP les plus courantes, telles que le multiplicateur-accumulateur (MACC), le multiplicateur-additionneur (MADD) ou la multiplication complexe.

Cette tranche offre également la possibilité d'effectuer différents types d'opérations logiques, telles que les opérations AND, OR et XOR.

L'architecture DSP58 de l'appareil Versal s'appuie sur le succès du FPGA UltraScale™ DSP48E2 avec des améliorations supplémentaires :

• Multiplicateur plus large (27 x 24 bits)
• Multiplicateur à virgule flottante en simple précision
  
• Multiplication complexe 18x18 à l'aide de deux DSP dos à dos
  
• Mode produit scalaire vectoriel INT8
  

Ces améliorations permettent aux applications DSP critiques d'effectuer plus de calculs dans la tranche DSP48E2 avant de passer à la structure FPGA, ce qui permet en fin de compte d'économiser à la fois des ressources et de l'énergie.

Caractéristiques de la tranche DSP48E2 (UltraScale) par rapport à la tranche DSP58 (Versal)

Fonction	UltraScale	Versal
Type de tuile/tranche DSP	DSP48E2	DSP58
Plusieurs opérations Add/Sub/Acc
Multiplicateur et MACC	27x18	27x24
Quadrature :  [(A OU B) +/- D]2
WMUX Feedback Ultra Efficient Complex Multiply CMACC	3 x DSP48E2	2 x DSP58
Prise en charge SIMD
Circuit de détection de modèle intégré
Unité logique intégrée
Fonctions Mux larges	48 bits	58 bits
XOR étendu	96 bits	116 bits
Multiplicateur à virgule flottante en simple précision
Sortie 96 bits en option
Routage en cascade
Registres de pipeline
Pré-additionneur D
Multiplication complexe séquentielle, accès dynamique AB.
Équilibrage du pipeline de registre AB amélioré

Vidéos à la une :

1. Utilisation du MUX Squaring dans la tranche DSP48E2 (vidéo)
2. Utilisation du feedback MUX Wide dans la tranche DSP48E2 (vidéo)

Outils et flux

Selon vos préférences de conception, AMD dispose d'outils prenant en charge RTL, C/C++ et la saisie de conception basée sur un modèle. Cette flexibilité dans le flux de conception, ainsi qu'un vaste catalogue de propriétés intellectuelles DSP, facilite l'adoption des outils et des appareils AMD.

Rendez-vous sur Outils, bibliothèques et frameworks pour plus d'informations.

Mesures de performances DSP

Le tableau suivant présente certaines des principales mesures de performance DSP pour les gammes Série 7, UltraScale™ et UltraScale+™. Pour les performances des appareils SoC adaptatifs, consultez la section Développeur de software.

Nous avons introduit des environnements de développement de software et un ensemble complet d'outils, de bibliothèques et de méthodologies familiers et performants qui permettent aux développeurs de software de cibler facilement les SoC adaptatifs et les FPGA d'AMD. Avec la plateforme software unifiée Vitis™, un environnement d'abstraction de haut niveau. Nous pouvons offrir des expériences de développement et d'exécution d'applications intégrées de type GPU et familières pour le développement en C, C++ et/ou OpenCL.

MPSoCS AMD et appareils Versal

Le MPSoC Zynq™ UltraScale+™ et l'architecture Versal se combinent pour former un système de traitement (PS) puissant, intégrant des processeurs Arm® Cortex®, et une logique programmable par l'utilisateur (PL), dans un seul appareil.

Profilage d'applications pour l'accélération

La plateforme software unifiée Vitis permet de profiler une application donnée et de créer des accélérateurs hardware pour fonctionner plus efficacement dans la logique programmable (PL), où la flexibilité et le parallélisme du FPGA sont exploités pour améliorer les performances. Cela permet également d'exécuter d'autres fonctions de l'application en parallèle dans le système de traitement (PS), si nécessaire.

En ciblant les SoC adaptatifs et les FPGA d'AMD, de nombreuses applications DSP et intégrées verront leur efficacité s'améliorer et leur consommation diminuer.

Caractéristiques et performances DSP des appareils SoC AMD

Les tableaux suivants présentent certaines des principales fonctionnalités et mesures de performance DSP des gammes de MPSoC Zynq UltraScale+ et des appareils Versal™ d'AMD. Pour connaître les performances des appareils autres que les SoC, consultez la section Concepteur de hardware.

Remarques :

1. Tous les calculs de performance sont basés sur des composants de niveau de vitesse -2 pour le SoC adaptatif Zynq 7000 et -3 pour le MPSoC Zynq UltraScale+
2. L'utilisation du pré-additionneur DSP permet de doubler les performances sur les filtres symétriques
3. Reportez-vous au document WP486 : Apprentissage profond avec optimisation INT8 sur les appareils AMD (non applicable aux appareils Zynq)
4. Performance de calcul en virgule flottante en simple précision utilisant le Floating-Point Operator avec 3 tranches DSP
5. Performance de calcul en virgule flottante en simple précision utilisant le Floating-Point Operator avec 4 tranches DSP
6.  Performance de calcul en virgule flottante en demi-précision utilisant le Floating-Point Operator avec 2 tranches DSP

Pour en savoir plus sur les SoC et les MPSoc adaptatifs AMD, rendez-vous sur :

• SoC adaptatifs et MPSoC AMD

DSP dans le sous-système de traitement

Le système de traitement (PS) fournit des capacités de traitement DSP via les différents cœurs de traitement ARM.

Pour plus d'informations sur les capacités DSP des processeurs ARM, rendez-vous sur :

• Gamme Cortex-A
• Technologies SIMD et Advanced SIMD (NEON)
• Architecture à virgule flottante ARM

Vous trouverez des exemples utiles aux emplacements suivants :

Pour le MPSoC Zynq UltraScale+, consultez le UG1211 pour une démonstration d'un FFT à l'aide du jeu d'instructions ARM NEON.

Pour le SoC Zynq 7000, les conseils techniques suivants sont disponibles sur le wiki Xilinx pour le ciblage du Cortex-A9 et de l'ARM SIMD :

• Conseil technique Création de la bibliothèque ARM NEON 2014.3
• Conseil technique Exécution des tests de la bibliothèque ARM 2014.3

Prise en charge des types de données AMD

AMD offre une prise en charge très flexible des types de données dans ses appareils. Les outils AMD prennent en charge nativement les différentes précisions des nombres à virgule fixe, des nombres à virgule flottante et des nombres entiers, la virgule flottante étant implémentée à l'aide du cœur IP Floating-Point Operator.

Les conceptions en virgule flottante implémentées sur des FPGA entraîneront toujours une consommation de ressources et d'énergie plus élevée que les implémentations en virgule fixe ou en nombre entier. Le passage à une solution en virgule fixe, lorsque cela est possible, apportera de nombreux avantages :

• Moins de ressources FPGA
• Consommation d'énergie inférieure
• Coût inférieur

Pour plus de détails sur les avantages du passage des types de données à virgule flottante à ceux à virgule fixe, consultez le document WP491.

Benchmarks

Les tableaux ci-dessous présentent une petite sélection d'algorithmes et les améliorations de performances possibles en utilisant un dispositif AMD et en particulier la structure de la logique programmable (PL) pour accélérer la conception.

Remarques :

1. ARM : Le quadricœur A53 fonctionne sur le Raspberry Pi à une fréquence de 1 200 MHz.
2. Les benchmarks NVIDIA ont été réalisés avec Tegra X1
3. Flux optique (LK) – Taille de fenêtre 11 x 1

Remarques :

1. Le cœur Cortex-A9 est utilisé uniquement sur les appareils Zynq lorsqu'ils ciblent ARM.
2. Les benchmarks TI ont été réalisés à l'aide du cœur DSP C66