Téléchargements
Rendez-vous sur la page de téléchargement pour accéder à notre nouvelle plateforme software unifiée AMD Vitis™.
L'environnement de développement de la plateforme software Vitis
La plateforme software AMD Vitis™ est un environnement de développement de conceptions comprenant une structure FPGA, des sous-systèmes de processeur Arm® et des moteurs d'IA. Les outils Vitis fonctionnent en conjonction avec AMD Vivado™ Design pour fournir un plus haut niveau d'abstraction pour le développement de conceptions.
La plateforme software Vitis comprend les outils suivants :
- Vitis Embedded : pour le développement de codes d'application C/C++ s'exécutant sur des processeurs Arm embarqués
- Compilateurs et simulateurs : pour implémenter des conceptions utilisant la matrice AI Engine
- Vitis HLS : pour le développement de blocs IP basés sur C/C++ qui ciblent la structure FPGA
- Vitis Model Composer : un outil de conception basé sur un modèle qui permet une exploration rapide des conceptions dans l'environnement MathWorks Simulink®
- Un ensemble de fonctions de bibliothèque open source optimisées pour offrir les meilleures performances, telles que DSP, Vision, Solver, Ultrasound, BLAS et bien d'autres encore, qui peuvent être implémentés dans la structure FPGA ou à l'aide de moteurs d'IA
Outils et bibliothèques
Vitis Embedded
Vitis™ Embedded est un package de développement software embarqués autonome, destiné au développement d'applications hôtes s'exécutant sur des processeurs Arm embarqués.
Outils de conception DSP AIE Vitis
Compilateurs et simulateurs
Les SoC adaptatifs AMD Versal™ utilisent des matrices AI Engine qui permettent d’implémenter des fonctions DSP à hautes performances en gérant les ressources et l’énergie de manière optimale. L'utilisation de moteurs d'IA en conjonction avec les ressources de la structure FPGA permet d'implémenter des applications DSP hautes performances de façon très efficace.
Vitis HLS
L'outil Vitis HLS permet aux utilisateurs de créer facilement des algorithmes FPGA complexes en synthétisant une fonction C/C++ dans le RTL.
L'outil Vitis HLS est étroitement intégré à Vivado™ Design pour la synthèse, le placement et le routage, ainsi qu'à la plateforme software unifiée Vitis pour les conceptions et applications de systèmes hétérogènes.
Model Composer Vitis
Vitis Model Composer est un outil de conception basé sur un modèle qui permet une exploration rapide des conceptions dans l'environnement MathWorks Simulink®.
Cet outil vous permet également de modéliser et de simuler des conceptions avec des moteurs d'IA et des blocs de logique programmable (HDL/HLS).
Bibliothèques Vitis
Des bibliothèques open source pour des performances optimisées, accélérant directement vos applications existantes codées en C ou C++, et ne nécessitant presque aucune modification du code.
Tirez directement parti des bibliothèques accélérées pour chaque domaine, modifiez-les en fonction de vos exigences ou utilisez-les comme des blocs de construction algorithmiques dans vos accélérateurs personnalisés.
Utilisation des outils
Plusieurs outils Vitis doivent être utilisés pour créer les différentes parties des FPGA et SoC adaptatifs AMD.
| FPGA (logique programmable) | Sous-système de traitement | Moteurs d'IA |
|---|---|---|
| Suite Vivado Design/Vitis HLS/Vitis Model Composer | Vitis Embedded | Compilateurs et simulateurs AIE/Vitis Model Composer |
Flux de conception
Adam Taylor présente : Conception de système étape par étape avec la plateforme unifiée Vitis
Apprenez à créer une solution de système embarqué à l'aide du flux de système hétérogène Vitis Unified.
Flux de développement software de Vitis Embedded
(généralement appelé SDK embarqué pour les familles FPGA précédentes)
Export du hardware de Vivado en tant que fichier de plateforme
Développement du code de l'application
Débogage et génération d'images de démarrage
Les concepteurs qui codent en C/C++ pour le sous-système de processeur embarqué Arm® dans les SoC adaptatifs AMD utiliseront généralement ce flux.
- Les ingénieurs hardware conçoivent une logique programmable et exportent le hardware sous forme de fichier Xilinx Support Archive (XSA) avec la suite AMD Vivado™ Design.
- Les ingénieurs software incorporent ces informations de conception hardware dans leur plateforme cible et utilisent le software Vitis Embedded pour développer leur code d'application.
Les développeurs peuvent effectuer toutes les vérifications au niveau du système dans le software Vitis Embedded et générer des images de démarrage pour lancer l'application.
Pour en savoir plus sur le flux de développement d'applications software embarquées via la plateforme Vitis, reportez-vous à la section Outils Vitis pour le développement de software intégrés du Guide de l'utilisateur (UG1400).
Flux de conception de systèmes avec Vitis
(hardware et software)
Les concepteurs de systèmes qui intègrent à la fois les parties software et hardware de leurs conceptions dans les SoC adaptatifs AMD utiliseront généralement ce flux.
Ce flux permet de développer des conceptions de systèmes embarqués hétérogènes, notamment des applications software exécutées sur des processeurs embarqués Arm® et des noyaux de calcul s'exécutant sur des matrices à logique programmable (PL) et/ou sur des matrices AI Engine Versal™.
Ce flux comprend :
- Une application software hôte codée en C/C++ et généralement exécutée sur le sous-système de processeur Arm intégré. Elle utilise l'API native implémentée par la bibliothèque d'exécution AMD Vitis, pour interagir avec les noyaux hardware du périphérique AMD.
- Des noyaux hardware pouvant être générés à partir d'un code C++ à l'aide de l'outil HLS d'AMD Vitis™, ou décrits directement dans RTL à l'aide de la suite AMD Vivado™ Design.
Pour en savoir plus sur le flux de conception de systèmes hétérogènes à l'aide de la plateforme software unifiée Vitis, reportez-vous à la section Outils Vitis pour la conception de systèmes hétérogènes du Guide de l'utilisateur (UG1393).
Les cartes d'accélération pour centres de données AMD Alveo™ utilisent ce même flux de conception de systèmes : le programme software s'exécute sur un hôte x86 et les noyaux s'exécutent dans le FPGA sur une carte d'accélération PCIe®. Pour en savoir plus sur le flux d'accélération pour les centres de données via la plateforme software unifiée Vitis, reportez-vous à la section Outils Vitis d'accélération pour les centres de données du Guide de l'utilisateur (UG1393).
Nouveautés de la version 2025.2
Flux de conception amélioré avec les moteurs AMD Versal™ AI Engine
- Améliorations de l'API AI Engine pour Versal AI Edge et série Versal AI Edge Gen2 (AIE-ML et AIE-ML v2)
- Nouveaux types de données et types de données améliorés
- Mises à jour et optimisations des modèles de programmation
- Nouvelles fonctions et fonctions améliorées dans la bibliothèque de traitement de signal numérique pour les Versal AI Engines
- Routeur et mappeur AI Engine améliorés : le compilateur explorera différentes empreintes/dispositions pour une mise en œuvre plus efficace
Vérification simplifiée des conceptions Versal AI Engine
- Mises à jour du flux de travail de simulation fonctionnelle de Vitis avec prise en charge de C++ (accès anticipé)
- Hardware dans la boucle utilisant MATLAB® et le banc d'essai Python™ (accès anticipé)
Améliorations apportées à Vitis Model Composer pour les conceptions DSP AIE
- Mises à jour faciles à utiliser pour le flux de conception SSR avec AI Engines (accès anticipé)
- Blocs supplémentaires disponibles pour AI Engines et HDL
Mises à jour de l'IDE Vitis pour le développement de systèmes embarqués
- Vitis Embedded permet désormais l'intégration d'assistants de code IA tiers tels que Windsurf, Gemini CLI, Claude Code et OpenAI Codex
- Permet d'utiliser VS Code Editor basé sur Eclipse Theia
- Prise en charge de Zephyr (RTOS)
- Capacités de débogage améliorées avec trace PS
Pour plus d'informations, consultez nos pages relatives aux nouveautés ainsi qu'à l'intégrité et au cryptage des données AMD Vitis.