Vitis Embedded
Vitis™ Embedded는 임베디드 Arm 프로세서에서 실행되는 호스트 애플리케이션 개발을 위한 독립형 임베디드 소프트웨어 개발 패키지입니다.
중요 사항: 2026.1에서 더욱 유연해진 AMD Vivado™ 라이선스
2026.1 릴리스부터 AMD Vivado™ Design Suite는 새로운 등급형 라이선스 옵션을 도입하여 고객이 필요한 디바이스 제품군과 기능에 대해서만 비용을 지불할 수 있도록 지원하며, Vivado Enterprise는 변경 없이 그대로 유지됩니다.
AMD Vitis™ 통합 소프트웨어 플랫폼 라이선스 구조
Vitis Embedded 소프트웨어
표준 임베디드 소프트웨어 개발에는 라이선스가 필요하지 않습니다.
Vitis HLS
C 합성/시뮬레이션은 라이선스가 필요하지 않습니다. 생성된 RTL을 컴파일하려면 유효한 Vivado Design Suite 라이선스가 필요합니다.
고성능 DSP를 위한 AI 엔진 개발(AIE/AIE-ML/AIE-ML v2)
AI 엔진 도구 라이선스(무료) 및 Vivado Enterprise(영구) 또는 Vivado Pro(구독) 라이선스
Vitis 시스템 설계 흐름
하드웨어 연결 및 구현에는 유효한 Vivado Design Suite 라이선스가 필요합니다.
AI 엔진 기반 디바이스에는 Vivado Enterprise(영구) 또는 Vivado Pro(구독) 라이선스가 필요합니다.
Vitis 모델 컴포저
Vitis 모델 컴포저 라이선스와 유효한 Vivado Design Suite 라이선스가 필요합니다.
이러한 업데이트는 임베디드, AI 엔진, 시스템 수준 개발 워크플로 전반에 한층 향상된 유연성을 제공합니다.
Vitis 소프트웨어 플랫폼 개발 환경
AMD Vitis™ 소프트웨어 플랫폼은 FPGA 패브릭, Arm® 프로세서, AI 엔진을 대상으로 하는 설계를 위한 개발 환경으로, AMD Vivado™ Design Suite와 함께 작동하여 더 높은 수준의 추상화를 제공합니다.
Vitis 소프트웨어에는 Arm 프로세서에서 C/C++ 애플리케이션 개발을 위한 Vitis Embedded, AI 엔진 컴파일러 및 시뮬레이터, C/C++ 기반 FPGA IP용 Vitis HLS, Simulink®에서 모델 기반 설계를 위한 Vitis 모델 컴포저, FPGA 또는 AI 엔진 배포를 위한 DSP, Vision, Solver, Ultrasound, BLAS와 같은 성능 최적화 라이브러리가 포함됩니다.
설계 및 시뮬레이션 흐름
Adam Taylor 제공: Vitis 통합 플랫폼을 사용한 단계별 시스템 설계
Vitis 통합 이종 시스템 흐름을 사용하여 임베디드 시스템 솔루션을 생성하는 방법에 대해 알아보세요.
Vitis Embedded 소프트웨어 개발 흐름
(기존에는 이전 FPGA 제품군에서 임베디드 SDK라고 함)
Vivado에서 플랫폼 파일로 하드웨어 내보내기
애플리케이션 코드 개발
부팅 이미지 디버깅 및 생성
AMD 적응형 SoC에서 Arm® 임베디드 프로세서 하위 시스템용 C/C++ 코드를 개발하는 설계자가 일반적으로 이 흐름을 사용합니다.
- 하드웨어 엔지니어는 프로그래밍 가능한 로직을 설계하고 AMD Vivado™ Design Suite를 사용하여 하드웨어를 XSA(Xilinx Support Archive) 파일로 내보냅니다.
- 소프트웨어 엔지니어는 이러한 하드웨어 설계 정보를 대상 플랫폼에 통합하고 Vitis Embedded 소프트웨어를 사용하여 애플리케이션 코드를 개발합니다.
개발자는 애플리케이션을 실행하기 위해 Vitis Embedded 소프트웨어 내에서 모든 시스템 수준 검증을 수행하고 부팅 이미지를 생성할 수 있습니다.
Vitis 시스템 설계 흐름
(하드웨어 및 소프트웨어)
AMD 적응형 SoC에 설계의 소프트웨어 및 하드웨어 부분을 통합하는 시스템 설계자가 일반적으로 이러한 흐름을 사용합니다.
이 흐름은 Arm® 임베디드 프로세서에서 실행되는 소프트웨어 애플리케이션과 프로그래밍 가능 로직(PL) 및/또는 Versal™ AI 엔진 어레이에서 실행되는 컴퓨팅 커널로 구성된 이종 임베디드 시스템 설계를 개발하는 데 사용됩니다.
이 흐름은 다음과 같이 구성되어 있습니다.
- C/C++로 작성되어 일반적으로 임베디드 Arm 프로세서 하위 시스템에서 실행되는 소프트웨어 호스트 애플리케이션. AMD Vitis 런타임 라이브러리에서 구현된 네이티브 API를 사용하여 AMD 디바이스 내의 하드웨어 커널과 통신합니다.
- AMD Vitis™ HLS 도구를 사용하여 C++에서 생성하거나 AMD Vivado™ Design Suite를 사용하여 RTL에 직접 설명을 제공할 수 있는 하드웨어 커널.
AMD Alveo™ Data Center 가속기 카드는 동일한 시스템 설계 흐름을 사용합니다. 따라서 소프트웨어 프로그램은 x86 호스트에서 실행되고 커널은 PCIe® 연결 가속화 카드의 FPGA에서 실행됩니다.
Vitis 이종 시뮬레이션 흐름
선호하는 도구에서 시뮬레이션
• 기존 MATLAB®, Python™, C++ 또는 HDL 테스트 벤치 사용
• 테스트 벤치 재작성 또는 새로운 워크플로 학습 불필요
• 알고리즘-하드웨어 반복 가속화
통합 AI 엔진 + PL 시뮬레이션(Vitis 하위 시스템)
• AI 엔진과 PL을 함께 시뮬레이션
• 파편화된 흐름을 하나의 일관된 방법론으로 대체
• 통합 문제 조기 발견
HIL(하드웨어 인 더 루프) 검증
• 시스템 수준 검증 시간 단축
• 실제 I/O를 실리콘에 스트리밍하여 디버깅 속도 향상
• 최종 하드웨어 준비 전 엔드투엔드 처리율 검증
도구 및 라이브러리
AMD Vitis™ 2026.1의 새로워진 사항
AMD Versal™ AI 엔진을 통한 설계 흐름 개선
(AIE, AIE-ML, AIE-ML V2에 적용)
- 새롭고 개선된 DSP 라이브러리 함수(숄레스키, QRD 등의 행렬 연산 포함)
- AI 엔진 API 개선 - Versal AI Edge 시리즈 Gen 2를 위한 새롭고 개선된 데이터 형식
- 개선된 AIE 컴파일러(예: 디버깅 강화를 위한 코드 적용 범위와 보다 최적화된 QoR(Quality of Results)를 위한 Xchess Pragma)
Versal AI Engine 설계의 손쉬운 검증
- C++ 테스트 벤치에 대한 Vitis 기능 시뮬레이션 지원(EA), MATLAB® 및 Python™ 프로덕션 지원
- Vitis 하드웨어 인 더 루프 프로덕션 버전(MATLAB 및 Python)
AIE-DSP 설계용 Vitis 모델 컴포저의 개선 사항
- 새로운 AIE 기반 DSP 라이브러리 블록(GEMM/GEMV, 아다마르, 크로네커, 텐서 곱, 함수 근사화 등)
- SSR FFT, Vector xFFT, 향상된 FIR(Finite Impulse Response) Compiler, DSP58/DSPFP32 지원 등을 포함한 향상된 HDL(Hardware Description Language) DSP 함수
임베디드 개발을 위한 Vitis IDE 업데이트
- 향상된 디버그 및 EoU 기능
- 프로덕션 Theia AI 채팅 기능