Release 2026.1 jetzt verfügbar
Ab Version 2026.1 werden für AMD Vivado™ Design Suite neue mehrstufige Lizenzierungsoptionen eingeführt, mit denen Kunden nur für die benötigten Chipfamilien und Funktionen bezahlen können, während Vivado Enterprise unverändert bleibt.
Für die Entwicklung von standardmäßiger Embedded Software ist keine Lizenz erforderlich.
Für C-Synthese/Simulation ist keine Lizenz erforderlich; für die Kompilierung generierter RTL ist eine gültige Vivado Design Suite Lizenz erforderlich.
Lizenz für AI Engine Tools (kostenlos) und Lizenz für Vivado Enterprise (unbefristet) oder Vivado Pro (Abonnement)
Hardwareverknüpfung und -implementierung erfordern eine gültige Vivado Design Suite Lizenz.
Für Chips mit AI Engine ist eine Lizenz für Vivado Enterprise (unbefristet) oder Vivado Pro (Abonnement) erforderlich.
Erfordert eine Vitis Model Composer Lizenz und eine gültige Vivado Design Suite Lizenz.
Diese Updates bieten eine größere Flexibilität bei Entwicklungs-Workflows auf Embedded-, AI Engine- und Systemebene.
Erfahren Sie, wie Sie mithilfe des heterogenen System-Flows von Vitis Unified eine integrierte Systemlösung erstellen.
(Traditionell bezeichnet als Embedded SDK bei vorherigen FPGA Familien)
Designer, die C/C++-Code für das integrierte Arm® Prozessor-Subsystem in adaptiven SoCs von AMD entwickeln, verwenden in der Regel diesen Flow.
Entwickler können die gesamte Verifizierung auf Systemebene innerhalb der Vitis Embedded Software durchführen und Boot-Images zum Start der Anwendung generieren.
(Hardware und Software)
Systementwickler, die sowohl die Software- als auch die Hardwarebestandteile ihres Designs in adaptive SoCs von AMD integrieren, verwenden in der Regel diesen Flow.
Dieser Flow wird verwendet, um heterogene integrierte Systemdesigns zu entwickeln, die aus Softwareanwendungen mit integrierten Arm® Prozessoren und Computing-Kernels bestehen, die auf programmierbarer Logik (PL) und/oder Versal™ AI Engine Arrays ausgeführt werden.
Dieser Flow umfasst:
Weitere Informationen im Abschnitt zu Vitis Tools für das heterogene Systemdesign in UG1393 >
AMD Alveo™ Beschleunigerkarten für Rechenzentren nutzen denselben Systemdesign-Flow – das Softwareprogramm wird auf einem x86-Host und die Kernels auf dem FPGA auf einer PCIe®-gebundenen Beschleunigerkarte ausgeführt.
In den bevorzugten Tools simulieren
• Verwenden vorhandener MATLAB®-, Python™-, C++- oder HDL-Testbenches
• Umschreiben von Testbenches oder Erlernen neuer Workflows nicht erforderlich
• Beschleunigen der Iteration von Algorithmus zu Hardware
Einheitliche KI-Engine- + PL-Simulation (Vitis Subsystem)
• Gemeinsames Simulieren von KI-Engine und PL
• Ersetzen fragmentierter Flows durch eine einheitliche Methodik
• Frühzeitiges Erkennen von Integrationsproblemen
AMD Vitis Hardware in the Loop (Vitis HIL) Validierung
• Verkürzen der Validierungszeit auf Systemebene
• Streamen echter E/A über den Chip für schnelleres Debugging
• Prüfen des durchgängigen Durchsatzes vor der endgültigen Hardware
(gilt für AIE, AIE-ML, AIE-ML V2)
