Vitis Embedded
Vitis Embedded
Vitis™ Embedded ist ein eigenständiges integriertes Softwareentwicklungspaket zur Entwicklung von Host-Anwendungen, die auf integrierten Arm Prozessoren ausgeführt werden.
Die Entwicklungsumgebung der Vitis Softwareplattform
Die AMD Vitis™ Softwareplattform ist eine Entwicklungsumgebung für Designs, die auf FPGA-Fabric, Arm® Prozessoren und KI-Engines ausgerichtet sind. Sie arbeitet mit der AMD Vivado™ Design Suite zusammen, um eine höhere Abstraktionsstufe zu erreichen.
Vitis Software umfasst Vitis Embedded für C/C++ Anwendungsentwicklung auf Arm Prozessoren, KI-Engine-Compiler und Simulatoren, Vitis HLS für C/C++-basiertes FPGA IP, Vitis Model Composer für modellbasiertes Design in Simulink® und Performance-optimierte Bibliotheken wie DSP, Vision, Solver, Ultrasound und BLAS für die Bereitstellung von FPGA oder KI-Engine.
Design- und Simulations-Flows
Adam Taylor präsentiert: Schrittweises Systemdesign mit Vitis Unified Platform
Erfahren Sie, wie Sie mithilfe des heterogenen System-Flows von Vitis Unified eine integrierte Systemlösung erstellen.
Vitis Embedded Softwareentwicklungs-Flow
(Traditionell bezeichnet als Embedded SDK bei vorherigen FPGA Familien)
Hardware aus Vivado-as-a-Platform-Datei exportieren
Anwendungscode entwickeln
Debuggen und Boot-Image generieren
Designer, die C/C++-Code für das integrierte Arm® Prozessor-Subsystem in adaptiven SoCs von AMD entwickeln, verwenden in der Regel diesen Flow.
- Hardwareingenieure konzipieren programmierbare Logik und exportieren die Hardware als XSA-Datei (Xilinx Support-Archiv) über die AMD Vivado™ Design Suite.
- Softwareingenieure bauen diese Hardware-Design-Informationen in ihre Zielplattform ein und verwenden die Vitis Embedded Software zur Entwicklung ihres Anwendungscodes.
Entwickler können die gesamte Verifizierung auf Systemebene innerhalb der Vitis Embedded Software durchführen und Boot-Images zum Start der Anwendung generieren.
Vitis System Design-Flow
(Hardware und Software)
Systementwickler, die sowohl die Software- als auch die Hardwarebestandteile ihres Designs in adaptive SoCs von AMD integrieren, verwenden in der Regel diesen Flow.
Dieser Flow wird verwendet, um heterogene integrierte Systemdesigns zu entwickeln, die aus Softwareanwendungen mit integrierten Arm® Prozessoren und Computing-Kernels bestehen, die auf programmierbarer Logik (PL) und/oder Versal™ AI Engine Arrays ausgeführt werden.
Dieser Flow umfasst:
- Eine in C/C++ geschriebene Softwarehost-Anwendung, die in der Regel auf dem integrierten Arm Prozessor-Subsystem ausgeführt wird. Dabei wird die native API verwendet, die von der AMD Vitis Laufzeitbibliothek zur Interaktion mit Hardware-Kernels im AMD Gerät implementiert wird.
- Hardware-Kernels, die mit dem AMD Vitis™ HLS Tool aus C++ generiert oder direkt in RTL mit der AMD Vivado™ Design Suite beschrieben werden können.
Weitere Informationen im Abschnitt zu Vitis Tools für das heterogene Systemdesign in UG1393 >
AMD Alveo™ Beschleunigerkarten für Rechenzentren nutzen denselben Systemdesign-Flow – das Softwareprogramm wird auf einem x86-Host und die Kernels auf dem FPGA auf einer PCIe®-gebundenen Beschleunigerkarte ausgeführt.
Heterogener Simulations-Flow von Vitis
In den bevorzugten Tools simulieren
• Verwenden vorhandener MATLAB®-, Python™-, C++- oder HDL-Testbenches
• Umschreiben von Testbenches oder Erlernen neuer Workflows nicht erforderlich
• Beschleunigen der Iteration von Algorithmus zu Hardware
Einheitliche KI-Engine- + PL-Simulation (Vitis Subsystem)
• Gemeinsames Simulieren von KI-Engine und PL
• Ersetzen fragmentierter Flows durch eine einheitliche Methodik
• Frühzeitiges Erkennen von Integrationsproblemen
Hardware-in-the-Loop (HIL)-Validierung
• Verkürzen der Validierungszeit auf Systemebene
• Streamen echter E/A über den Chip für schnelleres Debugging
• Prüfen des durchgängigen Durchsatzes vor der endgültigen Hardware
Tools und Bibliotheken
Neuerungen in 2025.2
Verbesserter Konzept-Flow mit AMD Versal™ KI-Engines
- KI-Engine-API-Erweiterungen
- Neue und erweiterte Datentypen
- Updates und Optimierungen des Programmierungsmodells
- Neue und erweiterte DSP-Bibliotheksfunktionen
- Verbesserte KI-Engine-Zuordnung und -Router
Einfachere Verifizierung von Versal AI Engine Konzepten
- Aktualisierungen des Workflows für Vitis Functional Simulation
- Hardware-in-the-Loop mit MATLAB® und Python™ Testbench (Early Access)
- Mehr über Versal AI Engines erfahren
Verbesserungen an Vitis Model Composer für AIE DSP-Designs
- Benutzerfreundliche Updates für das Design der Super Sample Rate (SSR)
- Zusätzliche Blöcke für KI-Engines und HDL verfügbar
- Mehr über Vitis Model Composer erfahren
Updates für Vitis IDE für die integrierte Entwicklung
- Vitis Embedded ermöglicht jetzt die Integration von KI-Code-Assistenten von Drittanbietern
- Ermöglicht die Verwendung von VS Code Editor basierend auf Eclipse Theia
- Unterstützung für Zephyr (RTOS)
- Verbesserte Debugging-Funktionen mit PS Trace
- Mehr über Vitis IDE erfahren