Downloads
Besuchen Sie die Download-Seite, um auf die neue AMD Vitis™ Unified Software Platform zuzugreifen.
Die Entwicklungsumgebung der Vitis Softwareplattform
Die Softwareplattform AMD Vitis™ ist eine Umgebung zur Entwicklung von Konzepten, die FPGA-Strukturen, Arm® Prozessor-Subsysteme und KI-Engines umfasst. Die Vitis Tools bieten in Verbindung mit der AMD Vivado™ Design Suite eine höhere Abstraktionsebene zur Ausarbeitung des Konzepts.
Die Vitis Softwareplattform beinhaltet die folgenden Tools:
- Vitis Embedded – Zur Entwicklung von C/C++ Anwendungscode, der auf integrierten Arm Prozessoren ausgeführt wird
- Compiler und Simulatoren – Zur Implementierung von Designs mithilfe des KI-Engine-Arrays
- Vitis HLS – Zur Entwicklung von auf C/C++ basierenden IP-Blöcken, die auf die FPGA-Struktur abzielen
- Vitis Model Composer – Ein modellbasiertes Designtool, das eine rasche Konzeptuntersuchung in der MathWorks Simulink® Umgebung ermöglicht
- Verschiedene für Performance optimierte Open-Source-Bibliotheksfunktionen, wie DSP, Vision, Solver, Ultrasound, BLAS und viele mehr, die in der FPGA-Struktur oder über KI-Engines implementiert werden können
Tools und Bibliotheken
Vitis Embedded
Vitis™ Embedded ist ein eigenständiges integriertes Softwareentwicklungspaket zur Entwicklung von Host-Anwendungen, die auf integrierten Arm Prozessoren ausgeführt werden.
Vitis AIE DSP-Designtools
Compiler und Simulatoren
Adaptive Versal™ SoC Geräte von AMD haben KI-Engine-Arrays, die die Implementierung von DSP-High-Performance-Funktionen in einer ressourcen- und leistungsoptimierten Art und Weise ermöglichen. Die Nutzung von KI-Engines in Verbindung mit den FPGA-Strukturressourcen können eine äußerst effiziente Implementierung von DSP-High-Performance-Anwendungen ermöglichen.
Vitis HLS
Das Vitis HLS Tool ermöglicht es, durch Synthetisieren einer C/C++-Funktion in der RTL komplexe FPGA-Algorithmen zu generieren.
Das Vitis HLS Tool bietet eine enge Integration mit der Vivado™ Design Suite, sodass Synthese- und Place-and-Route-Funktionen genutzt werden können, und mit der Vitis Unified Software Platform, auf der heterogene Systemkonzepte und Anwendungen entwickelt werden.
Vitis Model Composer
Vitis Model Composer ist ein modellbasiertes Designtool, das eine rasche Konzeptuntersuchung in der MathWorks Simulink® Umgebung ermöglicht.
Mithilfe des Tools können Sie außerdem ein Konzept mit einer Mischung aus KI-Engine und Blöcken mit programmierbarer Logik (HDL/HLS) modellieren und simulieren.
Vitis Bibliotheken
Für Performance optimierte Open-Source-Bibliotheken, die sofortige Beschleunigung mit minimalen bis gar keinen Codeänderungen an bestehenden Anwendungen, die in C/C++ geschrieben sind, bieten.
Nutzen Sie die domänenspezifischen beschleunigten Bibliotheken unverändert, ändern Sie diese entsprechend Ihren Anforderungen oder verwenden Sie sie als Algorithmusbausteine in Ihren benutzerdefinierten Beschleunigern.
Einsatzbereiche der Tools
Unterschiedliche Vitis Tools müssen eingesetzt werden, um verschiedene Teile der adaptiven SoCs und FPGAs von AMD aufzubauen.
| FPGA (programmierbare Logik) | Verarbeitungssubsystem | KI-Engines |
|---|---|---|
| Vivado Design Suite / Vitis HLS / Vitis Model Composer | Vitis Embedded | AIE-Compiler und -Simulatoren / Vitis Model Composer |
Design-Flows
Vitis Embedded Softwareentwicklungs-Flow
(Traditionell bezeichnet als Embedded SDK bei vorherigen FPGA Familien)
Hardware aus Vivado-as-a-Platform-Datei exportieren |
Anwendungscode entwickeln
|
Debuggen und Boot-Image generieren |
Designer, die C/C++-Code für das integrierte Arm® Prozessor-Subsystem in adaptiven SoCs von AMD entwickeln, verwenden in der Regel diesen Flow.
- Hardwareingenieure konzipieren programmierbare Logik und exportieren die Hardware als XSA-Datei (Xilinx Support-Archiv) über die AMD Vivado™ Design Suite.
- Softwareingenieure bauen diese Hardware-Design-Informationen in ihre Zielplattform ein und verwenden die Vitis Embedded Software zur Entwicklung ihres Anwendungscodes.
Entwickler können die gesamte Verifizierung auf Systemebene innerhalb der Vitis Embedded Software durchführen und Boot-Images zum Start der Anwendung generieren.
Weitere Informationen über den Entwicklungs-Workflow der integrierten Softwareanwendung mithilfe der Vitis Softwareplattform finden Sie im User Guide im Abschnitt zu Vitis Tools für die Entwicklung von Embedded Software (UG1400).
Vitis System Design-Flow
(Hardware und Software)
Systementwickler, die sowohl die Software- als auch die Hardwarebestandteile ihres Designs in adaptive SoCs von AMD integrieren, verwenden in der Regel diesen Flow.
Dieser Flow wird verwendet, um heterogene integrierte Systemdesigns zu entwickeln, die aus Softwareanwendungen mit integrierten Arm® Prozessoren und Computing-Kernels bestehen, die auf programmierbarer Logik (PL) und/oder Versal™ AI Engine Arrays ausgeführt werden.
Dieser Flow umfasst:
- Eine in C/C++ geschriebene Softwarehost-Anwendung, die in der Regel auf dem integrierten Arm Prozessor-Subsystem ausgeführt wird. Dabei wird die native API verwendet, die von der AMD Vitis Laufzeitbibliothek zur Interaktion mit Hardware-Kernels im AMD Gerät implementiert wird.
- Hardware-Kernels, die mit dem AMD Vitis™ HLS Tool aus C++ generiert oder direkt in RTL mit der AMD Vivado™ Design Suite beschrieben werden können.
Weitere Informationen über den heterogenen Systemdesign-Flow mithilfe der Vitis Unified Software Platform finden Sie im User Guide im Abschnitt zu Vitis Tools für das heterogene Systemdesign (UG1393).
AMD Alveo™ Beschleunigerkarten für Rechenzentren nutzen denselben Systemdesign-Flow – das Softwareprogramm wird auf einem x86-Host und die Kernels auf dem FPGA auf einer PCIe®-gebundenen Beschleunigerkarte ausgeführt. Weitere Informationen über den Rechenzentrumsbeschleunigungs-Flow mithilfe der Vitis Unified Software Platform finden Sie im User Guide im Abschnitt zu Vitis Tools für die Beschleunigung im Rechenzentrum (UG1393).
Neuerungen in 2025.1
Verbesserter Konzept-Flow mit AMD Versal™ KI-Engines
- Neue und erweiterte DSP-Bibliotheksfunktionen, KI-Engine-APIs und Unterstützung für neue Datentypen
- Spezifikationen für Tiling-Parameter für lokalen Speicher
- Kürzere Kompilierungszeiten beim Testbench-Wechsel
- Schnelleres Konzept-Pipelining mit Ping-Pong-Puffern in DDR
- Weitere Verbesserungen des Speicherzugriffs in Versal AI Edge (AIE-ML)
Einfachere Verifizierung von Versal AI Engine Konzepten
- Funktionssimulation von Vitis Subsystemen in MATLAB® und Python™
- Verbesserte Unterstützung für Latenz- und Durchsatzmessungen in Vitis Analyzer – für KI-Engine-Konzepte
- Laufzeitsteuerung unabhängiger AIE-Partitionen
Verbesserungen an Vitis Model Composer für AIE DSP-Designs
- Unterstützung für mehrere KI-Engine-Subsysteme auf oberster Ebene
- Zusätzliche Blöcke für AIE und HDL verfügbar, einschließlich erweitertem FFT mit zusätzlichen SSR-Modi und Complex Multipliers, die weniger DSP58-Ressourcen benötigen
Updates für Vitis IDE für die integrierte Entwicklung
- Vitis Unified IDE (neue GUI) ist die Standardeinstellung – Classic Vitis IDE ist veraltet
- Vitis Unified IDE unterstützt jetzt Compiler von Drittanbietern wie GCC und ARMCLANG
- Produktivitätstools von Drittanbietern können jetzt über ein Marktplatz-Dienstprogramm in Vitis IDE installiert und aufgerufen werden
Weitere Informationen erhalten Sie auf den Seiten für „Neues“ und „AMD Vitis IDE“.