Vitis Embedded
Vitis™ Embedded ist ein eigenständiges integriertes Softwareentwicklungspaket zur Entwicklung von Host-Anwendungen, die auf integrierten Arm Prozessoren ausgeführt werden.
Wichtiger Hinweis: Flexiblere AMD Vivado™ Lizenzierung ab 2026.1
Ab Version 2026.1 werden für AMD Vivado™ Design Suite neue mehrstufige Lizenzierungsoptionen eingeführt, mit denen Kunden nur für die benötigten Chipfamilien und Funktionen bezahlen können, während Vivado Enterprise unverändert bleibt.
AMD Vitis™ Unified Software Platform Lizenzierungsstruktur
Vitis Embedded Software
Für die Entwicklung von standardmäßiger Embedded Software ist keine Lizenz erforderlich.
Vitis HLS
Für C-Synthese/Simulation ist keine Lizenz erforderlich; für die Kompilierung generierter RTL ist eine gültige Vivado Design Suite Lizenz erforderlich.
AI Engine Entwicklung für High-Performance-DSP (AIE/AIE-ML/AIE-ML v2)
Lizenz für AI Engine Tools (kostenlos) und Lizenz für Vivado Enterprise (unbefristet) oder Vivado Pro (Abonnement)
Vitis System Design-Flows
Hardwareverknüpfung und -implementierung erfordern eine gültige Vivado Design Suite Lizenz.
Für Chips mit AI Engine ist eine Lizenz für Vivado Enterprise (unbefristet) oder Vivado Pro (Abonnement) erforderlich.
Vitis Model Composer
Erfordert eine Vitis Model Composer Lizenz und eine gültige Vivado Design Suite Lizenz.
Diese Updates bieten eine größere Flexibilität bei Entwicklungs-Workflows auf Embedded-, AI Engine- und Systemebene.
Die Entwicklungsumgebung der Vitis Softwareplattform
Die AMD Vitis™ Softwareplattform ist eine Entwicklungsumgebung für Designs, die auf FPGA-Fabric, Arm® Prozessoren und KI-Engines ausgerichtet sind. Sie arbeitet mit der AMD Vivado™ Design Suite zusammen, um eine höhere Abstraktionsstufe zu erreichen.
Vitis Software umfasst Vitis Embedded für C/C++ Anwendungsentwicklung auf Arm Prozessoren, KI-Engine-Compiler und Simulatoren, Vitis HLS für C/C++-basiertes FPGA IP, Vitis Model Composer für modellbasiertes Design in Simulink® und Performance-optimierte Bibliotheken wie DSP, Vision, Solver, Ultrasound und BLAS für die Bereitstellung von FPGA oder KI-Engine.
Design- und Simulations-Flows
Adam Taylor präsentiert: Schrittweises Systemdesign mit Vitis Unified Platform
Erfahren Sie, wie Sie mithilfe des heterogenen System-Flows von Vitis Unified eine integrierte Systemlösung erstellen.
Vitis Embedded Softwareentwicklungs-Flow
(Traditionell bezeichnet als Embedded SDK bei vorherigen FPGA Familien)
Hardware aus Vivado-as-a-Platform-Datei exportieren
Anwendungscode entwickeln
Debuggen und Boot-Image generieren
Designer, die C/C++-Code für das integrierte Arm® Prozessor-Subsystem in adaptiven SoCs von AMD entwickeln, verwenden in der Regel diesen Flow.
- Hardwareingenieure konzipieren programmierbare Logik und exportieren die Hardware als XSA-Datei (Xilinx Support-Archiv) über die AMD Vivado™ Design Suite.
- Softwareingenieure bauen diese Hardware-Design-Informationen in ihre Zielplattform ein und verwenden die Vitis Embedded Software zur Entwicklung ihres Anwendungscodes.
Entwickler können die gesamte Verifizierung auf Systemebene innerhalb der Vitis Embedded Software durchführen und Boot-Images zum Start der Anwendung generieren.
Vitis System Design-Flow
(Hardware und Software)
Systementwickler, die sowohl die Software- als auch die Hardwarebestandteile ihres Designs in adaptive SoCs von AMD integrieren, verwenden in der Regel diesen Flow.
Dieser Flow wird verwendet, um heterogene integrierte Systemdesigns zu entwickeln, die aus Softwareanwendungen mit integrierten Arm® Prozessoren und Computing-Kernels bestehen, die auf programmierbarer Logik (PL) und/oder Versal™ AI Engine Arrays ausgeführt werden.
Dieser Flow umfasst:
- Eine in C/C++ geschriebene Softwarehost-Anwendung, die in der Regel auf dem integrierten Arm Prozessor-Subsystem ausgeführt wird. Dabei wird die native API verwendet, die von der AMD Vitis Laufzeitbibliothek zur Interaktion mit Hardware-Kernels im AMD Gerät implementiert wird.
- Hardware-Kernels, die mit dem AMD Vitis™ HLS Tool aus C++ generiert oder direkt in RTL mit der AMD Vivado™ Design Suite beschrieben werden können.
Weitere Informationen im Abschnitt zu Vitis Tools für das heterogene Systemdesign in UG1393 >
AMD Alveo™ Beschleunigerkarten für Rechenzentren nutzen denselben Systemdesign-Flow – das Softwareprogramm wird auf einem x86-Host und die Kernels auf dem FPGA auf einer PCIe®-gebundenen Beschleunigerkarte ausgeführt.
Heterogener Simulations-Flow von Vitis
In den bevorzugten Tools simulieren
• Verwenden vorhandener MATLAB®-, Python™-, C++- oder HDL-Testbenches
• Umschreiben von Testbenches oder Erlernen neuer Workflows nicht erforderlich
• Beschleunigen der Iteration von Algorithmus zu Hardware
Einheitliche KI-Engine- + PL-Simulation (Vitis Subsystem)
• Gemeinsames Simulieren von KI-Engine und PL
• Ersetzen fragmentierter Flows durch eine einheitliche Methodik
• Frühzeitiges Erkennen von Integrationsproblemen
Hardware-in-the-Loop (HIL)-Validierung
• Verkürzen der Validierungszeit auf Systemebene
• Streamen echter E/A über den Chip für schnelleres Debugging
• Prüfen des durchgängigen Durchsatzes vor der endgültigen Hardware
Tools und Bibliotheken
Neues bei AMD Vitis™ 2026.1
Verbesserter Design-Flow mit AMD Versal™ AI Engines
(gilt für AIE, AIE-ML, AIE-ML V2)
- Neue und erweiterte DSP-Bibliotheksfunktionen (einschließlich Matrixoperationen, z. B. Cholesky & QRD)
- API-Erweiterung der AI Engine – neue und erweiterte Datentypen für die Versal AI Edge-Serie der 2. Generation
- Verbesserter AIE-Compiler (z. B. Codeabdeckung für verbessertes Debugging und Xchess Pragma für eine optimierte QoR)
Einfachere Verifizierung von Versal AI Engine Konzepten
- Vitis Functional Simulation Unterstützung für C++ Testbenches (EA); MATLAB® und Python™ Unterstützung in der Produktion
- Produktionsversion von Vitis Hardware in the Loop (MATLAB und Python)
Verbesserungen an Vitis Model Composer für AIE DSP-Designs
- Neue AIE-basierte DSP-Bibliotheksblöcke einschließlich GEMM/GEMV, Hadamard, Kronecker, Tensor-Produkt und Funktionsangleichung
- Erweiterte HDL-DSP-Funktionen einschließlich SSR FFT, Vector xFFT, erweiterter FIR-Compiler und DSP58/DSPFP32-Unterstützung
Updates für Vitis IDE für die integrierte Entwicklung
- Verbesserte Debug- und EoU-Funktionen
- Production Theia AI Chat-Funktionen