AMD Lösungen für funktionale Sicherheit

Übersicht

AMD bietet seinen Kunden eine umfassende, durch den TÜV SÜD zertifizierte Design-Flow-Lösung, um auf Spezifikationen der funktionalen Sicherheit basierende Zertifizierungen zu vereinfachen und zu beschleunigen. Dies betrifft viele verschiedene Märkte, in denen Sicherheit und Zuverlässigkeit höchste Priorität haben, von Luft- und Raumfahrt, Verteidigung über Automobil und Medizin bis zur Industrie.

Unterstützte Normen für funktionale Sicherheit

Das einzigartige AMD Wertversprechen

AMD verfügt über jahrzehntelange Erfolge und Erfahrung in vielen wichtigen Branchen und geschäftskritischen Anwendungen. Die Kunden entscheiden sich für unser Portfolio adaptiver SoCs und FPGAs, um Folgendes zu ermöglichen:

• Konfigurierbarkeit und höhere Performance bei geringerem Stromverbrauch
• Integration komplexer und vollständiger Systeme in einen einzigen Chip
• Zuverlässigkeit und lange Produktlebensdauer
• Schnellere Markteinführung

Zertifizierte Designtools für Hardware und Software

• Design- und Verifizierungstools, die für die Verwendung von Anwendungen im Bereich funktionale Sicherheit zertifiziert sind
• Zertifizierte Compiler-Tools
• Zertifikat für funktionale Sicherheit und Berichte
• Paket für funktionale Sicherheit

Zertifizierte Methoden und IPs

• Zertifizierte Designmethoden für funktionale Sicherheit ermöglichen es, Sicherheits - und Nicht-Sicherheitsfunktionen in ein und demselben Chip zu integrieren.
• Isolation Design Flow (IDF) und Vivado Isolation Verifier (VIV) / Isolation Verification Tools (IVT) stellen eine zertifizierte Methodik bereit, um verschiedene Bereiche auf demselben Chip voneinander zu trennen. In diesen Regionen platzierte Designs sind physisch isoliert. Die Bereiche können jederzeit geändert werden, ohne dass sich dies auf andere isolierte Regionen auswirkt. Der Nachweis dafür wird mit den Tools VIV/IVT (Auswirkungsanalyse) erbracht.
• Zertifizierte IP-Kerne für Soft Error Mitigation (SEM) führen Erkennung, Korrektur und Klassifizierung eines Single Event Upset (SEU) für den Konfigurationsspeicher durch. Die Kerne verwenden Chip-Grundelemente wie ICAP und FRAME_ECC, um die Readback-CRC-Funktion als Teil der SEU-Erkennungsfunktion zu takten und zu beobachten. Für die SEU-Korrektur führen die IP-Kerne die erforderlichen Operationen durch, um Fehler zu lokalisieren und zu korrigieren. Für die SEU-Klassifizierung verwenden die IP-Kerne die AMD Essential Bits-Technologie, um die Systemverfügbarkeit weiter zu erhöhen.

Bewertetes Design des Sicherheitskonzepts

Das AMD Zynq™ 7000 SoC wurde vom TÜV Rheinland auf On-Chip-Redundanz geprüft und bewertet. In dieser Untersuchung zum Design des Sicherheitskonzepts wird festgestellt, dass AMD Technologie für die Erstellung einer Single-Chip-Lösung verwendet werden kann, die 2 unabhängige Sicherheitskanäle für Sicherheitsfunktionen gemäß SIL3 unterstützt. Die hierfür zugrundeliegende Norm ist IEC 61508 Teil 2 Anhang E.

Functional Safety Lounge

Die Functional Safety Lounge bietet Abonnenten Zugriff auf Lösungen, Dokumentation und zusätzliche Ressourcen.

Das Abonnement ist kostenpflichtig. Hier können Sie sich anmelden.

Arbeitsgruppe für funktionale Sicherheit (FSWG) 2025

Die AMD Functional Safety Working Group ist eine jährliche mehrtägige KOSTENLOSE Veranstaltung in Nordamerika und Europa, bei der Kunden von AMD aus Industrie, Automobilbranche und Avionik, Vertreter von Universitäten, Alliance Partner und Zertifizierungsstellen zusammenkommen, um über die neuesten AMD Lösungen für funktionale Sicherheit zu diskutieren.

Die AMD Functional Safety Working Group bietet ein hervorragendes Forum für Teilnehmer, um Informationen aus erster Hand von AMD Führungskräften im Bereich funktionale Sicherheit zu bekommen. Dabei können Teilnehmer auch Kontakte zu Kollegen aus der Branche knüpfen und pflegen.  Die Teilnehmer entwickeln ein besseres Verständnis der aktuellen und künftigen Sicherheitsanforderungen der Branche und können sich über innovative und einzigartige Lösungen von AMD informieren.

Voraussetzung für die Teilnahme an dieser Arbeitsgruppe ist die Unterzeichnung einer Vertraulichkeitsvereinbarung (NDA).   Dies ermöglicht AMD, Zeitpläne und detaillierte Designinformationen vorzustellen, die in einem solchen Forum normalerweise nicht präsentiert würden.  ALLE TEILNEHMER BENÖTIGEN EINE AKTUELLE NDA

AMD Functional Safety Working Group 2025. Merken Sie das Datum vor!

Für 2025 wird AMD die Functional Safety Working Group (FSWG) am 29. und 30. Juli als Hybridveranstaltung auf dem AMD Campus in Austin, Texas, und online über ein Zoom-Meeting durchführen. Registrierte Teilnehmer können entweder persönlich oder über ein Zoom-Meeting teilnehmen. Informationen zu Programm und Registrierung folgen in Kürze!