Vitis 軟體平台開發環境
AMD Vitis™ 軟體平台這個開發環境，可用來開發包括 FPGA 結構、Arm® 處理器子系統和 AI 引擎在內的各種設計。Vitis 工具可搭配 AMD Vivado™ Design Suite 共同運作，為設計開發提供更高階的抽象化。
Vitis 軟體平台包括下列工具：
- Vitis Embedded – 用於開發要在嵌入式 Arm 處理器上執行的 C/C++ 應用程式碼
- 編譯器和模擬器 – 用於實作使用 AI 引擎陣列的設計
- Vitis HLS – 用於開發基於 C/C++ 且以 FPGA 結構為目標的 IP 區塊
- Vitis 模型編輯器 – 基於模型的設計工具，可在 MathWorks Simulink® 環境中快速進行設計探索
- 一套開放原始碼、效能最佳化的程式庫，例如 DSP、Vision、Solver、Ultrasound、BLAS 等，可在 FPGA 結構或使用 AI 引擎實作
工具與程式庫
Vitis Embedded
Vitis™ Embedded 是獨立的嵌入式軟體開發套件，用於開發要在嵌入式 Arm 處理器上執行的主應用程式。
Vitis AIE DSP 設計工具
編譯器和模擬器
AMD Versal™ 自適應 SoC 器件採用 AI 引擎陣列，能以資源與功耗最佳化的方式執行高效能 DSP 功能。 將 AI 引擎與 FPGA 結構資源結合使用，可以非常有效率地實作高效能 DSP 應用程式。
Vitis HLS
Vitis HLS 工具可讓使用者藉由將 C/C++ 函式合成為 RTL，輕鬆建立複雜的 FPGA 演算法。
Vitis HLS 工具與 Vivado™ Design Suite（用於合成、佈局與繞線）和 Vitis 統一軟體平台（用於異構系統設計和應用程式）緊密整合。
Vitis 模型編輯器
Vitis 模型編輯器是基於模型的設計工具，可在 MathWorks Simulink® 環境中快速探索設計。
該工具還可以讓您混用 AI 引擎和可程式化邏輯 (HDL/HLS) 區塊，進行建模和模擬設計。
Vitis 程式庫
開放原始碼、效能最佳化的程式庫，讓您透過現成可用的 C/C++ 程式，加快您的開發流程，對現有應用程式的程式碼進行最少的變更，甚至無須變更。
無論您是要原樣移植針對特定領域加速的程式庫，進行修改以符合您的需求，或是在您的自訂加速器中作為演算法建構區塊使用，都不成問題。
工具用途
AMD 自適應 SoC 與 FPGA 的不同部分，必須使用不同的 Vitis 工具來建立。
| FPGA（可程式化邏輯） | 處理子系統 | AI 引擎 |
|---|---|---|
| Vivado 設計套件 / Vitis HLS / Vitis 模型編輯器 | Vitis Embedded | AIE 編譯器和模擬器 / Vitis 模型編輯器 |
設計流程
Vitis Embedded 軟體開發流程
（過往 FPGA 系列習慣稱之為嵌入式 SDK）
從 Vivado 將硬體匯出為平台檔案 |
開發應用程式碼
|
除錯和產生開機映像檔 |
為 AMD 自適應 SoC 中的 Arm® 嵌入式處理器子系統開發 C/C++ 程式碼的設計人員，通常會使用此流程。
- 硬體工程師設計出可程式化邏輯，並使用 AMD Vivado™ Design Suite 將硬體匯出為 Xilinx Support Archive (XSA) 檔案。
- 軟體工程師將這份硬體設計資訊整合進他們的目標平台，並使用 Vitis Embedded 軟體來開發應用程式碼。
開發人員可在 Vitis Embedded 軟體中執行所有系統層級驗證，並產生用來啟動應用程式的開機映像檔以。
要深入瞭解使用 Vitis 軟體平台的嵌入式軟體應用程式開發工作流程，請參閱使用者指南 (UG1400) 中用於 Embedded 軟體開發的 Vitis 工具一節。
Vitis 系統設計流程
（硬體和軟體）
欲將其軟硬體設計部分整合至 AMD 自適應 SoC 中的系統設計人員，通常會使用此流程。
此流程用於異構嵌入式系統的設計開發，包括在 Arm® 嵌入式處理器上執行的軟體應用程式，以及在可程式化邏輯 (PL) 和/或 Versal™ AI Engine 陣列上執行的運算內核。
此流程包括：
- 以 C/C++ 編寫的軟體主應用程式，通常在嵌入式 Arm 處理器子系統上執行。它會用到 AMD Vitis 執行階段程式庫實作的原生 API，來與 AMD 器件內的硬體內核互動。
- 硬體內核，可使用 AMD Vitis™ HLS 工具以 C++ 產生，或使用 AMD Vivado™ Design Suite 直接以 RTL 描述。
要深入瞭解使用 Vitis 統一軟體平台的異構系統設計流程，請參閱使用者指南 (UG1393) 中用於異構系統設計的 Vitis 工具一節。
AMD Alveo™ 資料中心加速器卡採用相同的系統設計流程，軟體程式在 x86 主機上執行，內核則在 PCIe® 介接加速器卡上的 FPGA 中執行。要深入瞭解使用 Vitis 統一軟體平台的資料中心加速流程，請參閱使用者指南 (UG1393) 中用於資料中心加速的 Vitis 工具一節。
2025.1 最新功能
增強 AMD Versal™ AI Engine 的設計流程
- 新增或強化 DSP 程式庫函數、AI 引擎 API，以及對新資料類型的支援
- 本地記憶體的分塊參數規格
- 減少變更測試平台時所所需要的編譯時間
- 加速使用 DDR 雙緩衝區的設計管道化
- Versal AI Edge (AIE-ML) 中的其他記憶體存取增強功能
更簡易的 Versal AI Engine 設計驗證
- 支援在 MATLAB® 與 Python™ 中進行 Vitis 子系統的功能模擬
- 強化 Vitis Analyzer 對於延遲測量及輸送量測量的支援性 – 適用於 AI 引擎設計
- 獨立 AIE 分區的執行階段控制
針對 AIE DSP 設計強化 Vitis 模型編輯器的功能
- 支援多個頂層 AI 引擎子系統
- 新增其他同時適用於 AIE 及 HDL 的區塊，包括含有額外 SSR 模式的增強型 FFT和可減少使用 DSP58 資源之 Complex Multiplier
適用於嵌入式開發的 Vitis IDE 更新
- Vitis 統一 IDE（新 GUI）將為預設環境 - 傳統 Vitis IDE 已棄用
- Vitis 統一 IDE 現在支援 GCC 和 ARMCLANG 等第三方編譯器
- 現在可透過 Vitis IDE 內的市集公用程式來安裝與存取第三方生產力工具
如需詳細資訊，請造訪我們的最新功能和 AMD Vitis IDE 頁面。