概述
AMD 器件透過精心選擇晶片製程和節能架構設計，在每一種產品組合中提供能效優勢，包括自適應 SoC 平台器件、Spartan™ 6 FPGA、7 系列 FPGA、UltraScale™ FPGA、UltraScale+™ FPGA 和自適應 SoC。AMD 經由一代代產品，擴大其節能能力，範圍涵蓋製程增強、架構創新、積極電壓調節和進階軟體最佳化等策略。關於個別產品組合具體的能力、晶片製程優勢和基準測試比較，請詳見下文內容。所有系列的功耗估算、散熱模型、完整軟體支援和示範板，都可公開取得。AMD 器件的電源設計，透過全面詳盡的文件、預建且通過測試的電源參考設計，以及功能強大的工具，較以往任何時候都更加簡單，可釋放您下一次設計的潛力，將自適應 SoC、SoC 或 FPGA 的功用發揮到極致。
Versal 自適應 SoC
Versal™ 自適應 SoC 是以 TSMC 的 7nm HK-MG FinFET 製程為基礎打造而成的新一代異構運算器件，透過架構創新和功耗最佳化區塊，使低功耗和高效能技術再次躍進。Versal AI Engine 架構可針對運算密集，省下高達 40% 的電力
- 硬體化區塊 RAM、UltraRAM 和 DSP 區塊，提高了器件效率
- 更有效率的 DSP 區塊，增強的複數和浮點數學運算
- 未使用的區塊 RAM 支援功率閘控以避免漏電
- UltraRAM 初始化和寬度可配置性，減少了對外部 RAM/ROM 的需求
Versal 自適應 SoC 硬體化和可程式化區塊的結合，使設計人員能透過採用上一代節能技術、獲得改善的電源管理、新式電壓和頻率調節，以及整合式系統監測，實現電路板層級智慧電源管理，進而最大化每瓦效能。
UltraScale+ FPGA
UltraScale+ 器件系列以 TSMC 的 16nm FinFET+ 高效能、低功耗半導體製程打造而成，相較於 7 系列 FPGA 和 SoC，整體器件層級功耗最高省下 60%。架構上的增強之處包括：
- 以硬體為基礎的時脈閘控
- 硬體化區塊 RAM 串聯
- DSP 區塊效率
- 功率最佳化收發器
UltraScale+ 系列透過架構創新和主核心結構的雙電壓操作，在提高整體效能的同時降低功耗，讓 7 系列的每瓦效能表現增加一倍以上。
UltraScale+ FPGA 節能比較表
| 7 系列 (28nm) VNOM |
UltraScale (20nm) VNOM |
UltraScale+ (16nm) VNOM |
UltraScale+ (16nm) VLOW |
|
|---|---|---|---|---|
| 操作電壓 (VCCINT) | 1 V | 0.95 V | 0.85 V | 0.72 V |
| 正規化結構效能 | 1.0 倍 | 1.2 倍 | 1.6 倍 | 1.2 倍 |
| 正規化總功耗 | 1.0 倍 | 0.7x | 0.8x | 0.5x |
| 每瓦效能 | 1.0 倍 | 1.7 倍 | 2x | 2.4 倍 |
Zynq UltraScale+ MPSoC
除了 UltraScale+ FPGA 邏輯的所有省電能力外，Zynq™ UltraScale+ MPSoC 還利用處理系統中的多個功率島和域，進行粗粒和細粒動態功率閘控，並根據效能需求不斷調整耗電量，以降低器件的整體功耗。
UltraScale FPGA
UltraScale FPGA 系列是以 TSMC 的低功耗 20nm 半導體製程打造而成，配上重要的靜態與功率閘控功能，相較於 7 系列 FPGA，整體器件層級節能可高達 40%。與 UltraScale+ 器件相同，在架構上亦有下列增強之處：
- 以硬體為基礎的時脈閘控
- 硬體化區塊 RAM 串聯
- DSP 區塊效率
- 功率最佳化收發器
UltraScale 節能比較表
| 7 系列 (28nm) VNOM |
UltraScale (20nm) VNOM |
UltraScale+ (16nm) VNOM |
UltraScale+ (16nm) VLOW |
|
|---|---|---|---|---|
| 操作電壓 (VCCINT) | 1 V | 0.95 V | 0.85 V | 0.72 V |
| 正規化結構效能 | 1.0 倍 | 1.2 倍 | 1.6 倍 | 1.2 倍 |
| 正規化總功耗 | 1.0 倍 | 0.7x | 0.8x | 0.5x |
| 每瓦效能 | 1.0 倍 | 1.7 倍 | 2x | 2.4 倍 |
7 系列 FPGA 和 Zynq 7000 SoC
作為唯一採用高效能、低功耗製程 (28HPL) 製造的 28nm FPGA 和 SoC，7 系列器件和 Zynq 7000 SoC 相較於上一代系列，總功耗降低最高達 50%，與同級 28nm 解決方案相比，每瓦效能更優異。架構上和區塊層級的創新包括：
- 支援靜態節能的動態功能交換 (DFX)
- 多模式 I/O 控制
- 智慧時脈閘控
- 功率分箱 (power binning) 和電壓調節
最佳化電力傳輸解決方案
電源管理要求甚為多樣，而且往往是某個使用案例所特有。所以，欲尋求最佳解決方案，就不存在所謂一體適用的電源管理設計。AMD 與領先業界的電源管理公司（如下所示）攜手合作，共同提供各種可對應常見使用案例的參考設計，以及 AMD 產品電源要求的整體指引。
硬體驗證的電源解決方案
硬體驗證的電源參考設計，目的在於滿足目標器件或器件系列的所有 AMD 電源規格。硬體驗證的參考設計，可確保電源解決方案經過專門設計和測試，足以符合 AMD 電壓、電流和順序規格。效能資料和設計檔案由電源供應商提供，協助加快您的設計腳步。
非硬體驗證的解決方案
非硬體驗證的解決方案，目的在於滿足所有 AMD 電源規格，且將滿足目標器件或器件系列的要求。儘管未經過硬體驗證，仍可依資料表規格獲得確保。
附註：所有解決方案均由個別電源供應商負責。請洽詢合適的電源供應商，以瞭解更多資訊和供應情況。
網路研討會和應用注意事項
AMD Power Design Manager，專為準確估算 AMD 自適應 SoC 與 FPGA 的功耗而打造
Monolithic Power Systems：AMD Spartan™ UltraScale+™ FPGA 的高能效設計
Texas Instruments：如何快速設計 AMD FPGA 和 SoC 的電源佈線
Onsemi：針對 ASIL-C 的 Zynq UltraScale+ MPSoC 汽車電源解決方案
Monolithic Power Systems：MPS 電源模組針對 AMD Zynq UltraScale+ RFSoC 提供小巧且超低雜訊的解決方案
Texas Instruments：使用 TPS65086x PMIC 供電至 AMD Zynq™ UltraScale+™ MPSoC
Texas Instruments：AMD Versal AI Edge 系列電源設計
電力傳輸工具
AMD 電力傳輸合作夥伴提供直覺式工具，加速電源設計、上市時間和 PDN 模擬，確保最佳且可靠的電力傳輸效能。
電力傳輸合作夥伴
熱設計
在瞭解到y應用的熱設計限制，在不同應用類型和終端市場之間差異甚大後，高溫環境下的低功率設計，又可能會遇到與低溫環境下的高功率設計相同的熱挑戰。因此，瞭解系統限制所在，對於成功的產品和具成本效益的產品至關重要，畢竟過度設計的散熱解決方案，會對設計造成額外成本和複雜性。
為此，AMD 為所有目前器件提供 DELPHI 熱模型，支援 Siemens Flotherm 和 Ansys IcePak。
熱模擬是板卡設計的關鍵步驟，如板卡方法流程圖所示，初始評估結果應該用於驗證散熱解決方案。
熱設計合作夥伴
並非所有客戶都能取得熱模擬工具或執行熱模擬的資源。您透過 AMD 聯盟計畫，便可聯絡有能力進行熱設計的合作夥伴。
選擇封裝
為成功進行熱設計，器件選擇的一個重要環節是選擇合適的封裝。AMD 器件有多種封裝類型，可滿足不同的客戶需求，但是從散熱的角度來看，無蓋封裝提供了最佳散熱表現。AMD 器件採用以下封裝提供：
裸晶 – 封裝標示碼 (SB/VB)
- 「B」表示裸晶，S 表示 0.8 公釐，V 表示 0.92 公釐的封裝間距
有蓋 - (SF/VF)
- 「F」表示鍛造蓋，S 表示 0.8 公釐，V 表示 0.92 公釐的封裝間距
無蓋封裝 (VS/LS)
- 「S」表示加強環，V 表示 0.92 公釐，L 表示 1 公釐的間距
- 提供最佳散熱表現
無蓋懸空封裝 (VI)
- 「I」表示加強環搭配懸空封裝（封裝基材大於 BGA 占用空間）
- 「V」表示 0.92 公釐的封裝間距
- 提供最佳散熱表現
估算功耗
AMD 提供同類最佳的工具，以利估算實作前的耗電量，最佳化每個設計階段的最低功耗，並全面分析使用者主導的最佳化。下面是各種電源相關，以及 AMD 領先業界的硬體型和軟體型工具，可供設計人員立即開始使用。
開始使用 Zynq™ UltraScale+™ MPSoC ZCU102 評估套件進行開發
ZCU102 評估套件使設計人員能夠快速推動汽車、工業、視訊和通訊應用的設計。
資源
掌握最新動態
加入自適應 SoC 和 FPGA 通知清單，以接收最新消息與更新。