AMD UltraScale™ FPGA 助力实现经验证的低功耗
UltraScale FPGA 通过制程工艺创新、架构优化和设计工具协同改进，帮助客户在满足设计性能目标的同时，实现业界领先的低功耗表现。
概述
通过精心选择制程工艺并采用低功耗架构设计，AMD 器件在所有产品中实现了卓越的能效表现，涵盖自适应 SoC 平台器件、Spartan™ 6 FPGA、7 系列 FPGA、UltraScale™ FPGA、UltraScale+™ FPGA 和自适应 SoC。每一次产品迭代，AMD 都不断提升其功耗优化能力，包括工艺改进、架构创新、激进电压调节和高级软件优化策略等。以下是有关产品特定功能、制程工艺优势和基准测试比较的详细信息。针对所有系列，AMD 均公开提供功耗估算、散热模型、全面软件支持和演示板。借助全面的技术文档、经过验证的电源参考设计以及强大的开发工具，AMD 器件的电源设计变得空前简单，助您充分释放自适应 SoC、SoC 或 FPGA 的潜力，打造卓越设计。
Versal 自适应 SoC
Versal™ 自适应 SoC 是基于 TSMC 7nm HK-MG FinFET 工艺构建的新一代异构计算器件，通过架构创新和功耗优化模块在低功耗和高性能技术方面实现了跨越式突破。Versal AI Engine 架构可为计算密集型应用实现高达 40% 的功耗节省
- 采用硬化块 RAM、UltraRAM 和 DSP 模块的架构设计，可显著提升器件能效表现
- 经过优化的高效 DSP 模块，可显著提升复数及浮点数学运算性能
- 未使用的块 RAM 支持电源门控，可避免漏电
- UltraRAM 初始化和位宽可配置性可减少对外部 RAM/ROM 的依赖
Versal 自适应 SoC 的硬核与可编程模块结合，融合前代节能技术、改进的电源管理、新一代电压频率缩放及集成监测功能，助力设计者在板级实现智能功耗管理与出色的性能功耗比。
UltraScale+ FPGA
UltraScale+ 器件系列以 TSMC 16nm FinFET+ 高性能低功耗半导体工艺为基础，相比 7 系列 FPGA 和 SoC，可实现高达 60% 的整体器件级功耗节省。架构改进包括：
- 基于硬件的时钟门控技术
- 硬化块 RAM 级联
- DSP 模块效率
- 功耗优化收发器
UltraScale+ 系列通过突破性架构创新和核心阵列的双电压协同运作，在显著降低功耗的同时大幅提升性能，最终使其性能功耗比优于 7 系列一倍以上。
UltraScale+ FPGA 功耗节省
| 7 系列 (28nm) VNOM |
UltraScale (20nm) VNOM |
UltraScale+ (16nm) VNOM |
UltraScale+ (16nm) VLOW |
|
|---|---|---|---|---|
| 工作电压 (VCCINT) | 1V | 0.95V | 0.85V | 0.72V |
| 归一化阵列性能 | 1.0 倍 | 1.2 倍 | 1.6 倍 | 1.2 倍 |
| 标准化总功耗 | 1.0 倍 | 0.7x | 0.8x | 0.5x |
| 性能功耗比 | 1.0 倍 | 1.7 倍 | 2x | 2.4 倍 |
Zynq UltraScale+ MPSoC
除了 UltraScale+ FPGA 逻辑的各种功耗降低特性之外，Zynq™ UltraScale+ MPSoC 还采用处理系统中的多个电源岛和域，通过粗粒度和细粒度的动态电源门控，持续地根据性能需求调整功耗，进而降低器件的总体功耗。
UltraScale FPGA
UltraScale FPGA 系列基于 TSMC 低功耗 20nm 半导体工艺以及出色的静态及电源门控技术，相比 7 系列 FPGA 可实现高达 40% 的整体器件级功耗优化。与 UltraScale+ 器件共有的架构增强特性包括：
- 基于硬件的时钟门控技术
- 硬化块 RAM 级联
- DSP 模块效率
- 功耗优化收发器
UltraScale+ 功耗优化
| 7 系列 (28nm) VNOM |
UltraScale (20nm) VNOM |
UltraScale+ (16nm) VNOM |
UltraScale+ (16nm) VLOW |
|
|---|---|---|---|---|
| 工作电压 (VCCINT) | 1V | 0.95V | 0.85V | 0.72V |
| 归一化阵列性能 | 1.0 倍 | 1.2 倍 | 1.6 倍 | 1.2 倍 |
| 标准化总功耗 | 1.0 倍 | 0.7x | 0.8x | 0.5x |
| 性能功耗比 | 1.0 倍 | 1.7 倍 | 2x | 2.4 倍 |
7 系列 FPGA 和 Zynq 7000 SoC
7 系列器件和 Zynq 7000 SoC 是创新采用高性能低功耗工艺 (28HPL) 生产的 28nm FPGA 及 SoC，与前代产品系列相比，总体功耗锐降 50%，可提供出色的性能功耗比。架构与模块级创新包括：
- Dynamic Function eXchange (DFX)，用于降低静态功耗
- 多模式 I/O 控制
- 智能时钟门控技术
- 电源分级和电压调节
优化的供电解决方案
电源管理需求多种多样，且往往因具体应用场景而异。因此，没有统一的电源管理设计能够提供优化的解决方案。AMD 与业界领先的电源管理公司（如下所列）合作，提供面向常见应用场景的多样化参考设计，以及有关 AMD 产品电源需求的整体指南。
硬件验证电源解决方案
硬件验证电源参考设计旨在符合针对特定器件或器件系列的所有 AMD 电源规范。硬件验证参考设计可确保电源解决方案已经过专门构建和测试，符合 AMD 电压、电流及时序控制规范。性能数据和设计文件由电源供应商提供，可加快您的设计流程。
非硬件验证解决方案
非硬件验证解决方案旨在符合 AMD 所有电源规范，并符合目标器件或器件系列的要求。虽然没有经过硬件验证，但数据手册规范可为他们提供保证。
注意：所有解决方案均由具体电源供应商负责。请联系适当的电源供应商，了解供货情况等更多详情。
研讨会和应用指南
供电工具
AMD 的供电合作伙伴提供直观的工具来加速电源设计、上市进程和 PDN 仿真，以确保可靠而卓越的供电性能。
供电合作伙伴
散热设计
低估应用的散热设计限制因应用类型和终端市场差异显著，低功耗设计在高温环境可能遭遇与高功耗设计在低温环境下相同的热挑战。因此，充分了解系统的极限，对于开发成功且具有成本效益的产品至关重要。原因是，散热解决方案的过度设计会给设计带来额外的成本和复杂性。
为此，AMD 为所有当前器件提供 DELPHI 散热模型，这些模型同时支持 Siemens Flotherm 和 Ansys IcePak。
热仿真是电路板设计中的一个关键步骤，正如电路板方法流程图中所示，最初估计的结果应该用于散热解决方案的验证。
散热设计合作伙伴
并非所有的客户都能获得热仿真工具或资源来运行热仿真，通过 AMD 联盟计划，您可以联系具备散热设计资质的合作伙伴。
封装选择
在选择器件时，为实现成功的散热设计，选择合适的封装至关重要。AMD 器件提供多种封装类型，以适应不同客户的需求。然而，从散热性能方面考虑，无盖封装可提供出色的散热效果。AMD 器件提供以下几种封装：
裸片 – 封装代号 (SB/VB)
- “B”表示裸片，S 表示 0.8mm，V 表示 0.92mm 封装间距
有盖 (SF/VF)
- “F”表示锻造盖，S 表示 0.8mm，V 表示 0.92mm 封装间距
无盖封装 (VS/LS)
- “S”表示加强环，V 表示 0.92mm，L 表示 1mm 间距
- 提供出色的散热性能
无盖悬垂式封装 (VI)
- “I”表示带有封装开销的加强环（封装基板大于 BGA 占地面积）
- “V”表示 0.92mm 封装间距
- 提供出色的散热性能
功耗估算
AMD 提供业界出众的工具，可在设计实现前精确预估功耗，支持各设计阶段的低功耗优化，并提供全面的分析功能以指导用户进行优化。以下列举多款 AMD 业界领先的电源相关工具组合（涵盖硬件与软件工具），助力设计人员即刻开展开发工作。
开始使用 Zynq™ UltraScale+™ MPSoC ZCU102 评估套件进行开发
ZCU102 评估套件可帮助设计人员快速开始针对汽车、工业、视频和通信领域的应用进行设计。
资源
随时掌握最新动态
加入自适应 SoC 和 FPGA 通知列表，及时接收最新动态与资讯。