Vitis Embedded
O Vitis™ Embedded é um pacote autônomo de desenvolvimento de software incorporado para o desenvolvimento de aplicações host executadas em processadores Arm incorporados.
Observação importante: Licenciamento do AMD Vivado™ mais flexível na versão 2026.1
A partir da versão 2026.1, o AMD Vivado™ Design Suite apresenta novas opções de licenciamento por níveis, permitindo que os clientes paguem apenas pelas famílias de dispositivos e recursos de que precisam, enquanto o Vivado Enterprise permanece inalterado.
Estrutura de licenciamento da plataforma de software unificada AMD Vitis™
Software Vitis Embedded
Não é necessária nenhuma licença para o desenvolvimento de software incorporado padrão.
Vitis HLS
Não é necessária licença para simulação/síntese em C; a compilação da RTL gerada requer uma licença válida do Vivado Design Suite.
Desenvolvimento de mecanismo de IA para DSP de alto desempenho (AIE/AIE-ML/AIE-ML v2)
Licença de ferramentas de mecanismo de IA (gratuita) e licença Vivado Enterprise (vitalícia) ou Vivado Pro (por assinatura)
Fluxos de projeto do Vitis System
A implementação e a vinculação de hardware exigem uma licença válida do Vivado Design Suite.
Os dispositivos baseados em mecanismo de IA exigem licença Vivado Enterprise (vitalícia) ou Vivado Pro (por assinatura).
Compositor de modelos Vitis
Requer uma licença do Compositor de modelos Vitis e uma licença válida do Vivado Design Suite.
Essas atualizações oferecem maior flexibilidade nos fluxos de trabalho incorporados de desenvolvimento em nível de sistema e mecanismo de IA.
O ambiente de desenvolvimento da plataforma de software Vitis
A plataforma de software AMD Vitis™ é um ambiente de desenvolvimento para projetos direcionados a malha FPGA®, processadores Arm® e mecanismos de IA, trabalhando em conjunto com o AMD Vivado™ Design Suite para oferecer um nível mais alto de abstração.
O software Vitis inclui o Vitis Embedded para desenvolvimento de aplicações com C/C++ em processadores Arm; compiladores e simuladores de mecanismos de IA; Vitis HLS para IP FPGA com base em C/C++; Compositor de modelos do Vitis para projeto baseado em modelo no Simulink® e bibliotecas otimizadas para desempenho, como DSP, Vision, Solver, Ultrasound e BLAS para implantação de FPGA ou mecanismo de IA.
Fluxos de projeto e simulação
Adam Taylor apresenta: Projeto de sistema passo a passo com a plataforma unificada Vitis
Aprenda a criar uma solução de sistema incorporada usando o fluxo de sistema heterogêneo unificado Vitis.
Fluxo de desenvolvimento do software Vitis Embedded
(Tradicionalmente chamado de SDK incorporado para famílias de FPGA anteriores)
Exportar hardware do Vivado como um arquivo de plataforma
Desenvolver código de aplicação
Depurar e gerar imagem de inicialização
Os projetistas que estão desenvolvendo código C/C++ para o subsistema de processador incorporado Arm® nos SoCs adaptativos da AMD normalmente usarão esse fluxo.
- Os engenheiros de hardware projetam a lógica programável e exportam o hardware como um arquivo Xilinx Support Archive (XSA) usando o AMD Vivado™ Design Suite.
- Os engenheiros de software incorporam essas informações de projeto de hardware em sua plataforma de destino e usam o software Vitis Embedded para desenvolver o código da aplicação.
Os desenvolvedores podem realizar toda a verificação em nível de sistema no software Vitis Embedded e gerar imagens de inicialização para iniciar a aplicação.
Saiba mais na seção Ferramentas do Vitis para desenvolvimento de software incorporado em UG1400 >
Fluxo de projeto do Vitis System
(Hardware e software)
Os projetistas de sistemas que estão integrando as partes de software e hardware de seu projeto nos SoCs adaptativos da AMD geralmente usam esse fluxo.
Esse fluxo é usado para desenvolver projetos de sistemas incorporados heterogêneos que incluem aplicações de software executadas em processadores incorporados Arm® e kernels de computação executados em PL (Programmable Logic, Lógica programável) e/ou Matrizes do mecanismo de IA do Versal™.
Esse fluxo compreende:
- uma aplicação host de software escrito em C/C++ e normalmente executado no subsistema do processador Arm incorporado. Ele usa a API nativa implementada pela Biblioteca de tempo de execução do AMD Vitis para interagir com os kernels de hardware no dispositivo AMD.
- Kernels de hardware que podem ser gerados a partir de C++ usando a ferramenta AMD Vitis™ HLS ou descritos diretamente em RTL usando o AMD Vivado™ Design Suite.
Saiba mais na seção Ferramentas do Vitis para projeto de sistema heterogêneo em UG1393 >
As placas aceleradoras de data center AMD Alveo™ empregam o mesmo fluxo de projeto de sistema. O programa de software é executado em um host x86 e os kernels são executados na FPGA em uma placa de aceleração conectada ao PCIe®.
Saiba mais na seção Ferramentas do Vitis para aceleração de data center em UG1393 >
Fluxo de simulação heterogêneo do Vitis
Simule em suas ferramentas preferidas
• Utilize test benches existentes em MATLAB®, Python™, C++ ou HDL
• Evite reescrever test benches ou aprender novos fluxos de trabalho
• Acelere a iteração do algoritmo para o hardware
Simulação unificada do mecanismo de IA e PL (subsistema Vitis)
• Simule o mecanismo de IA e PL em conjunto
• Substitua fluxos fragmentados por uma metodologia consistente
• Detecte problemas de integração no início
Validação de hardware-in-the-loop (HIL)
• Reduza o tempo de validação no nível do sistema
• Transmita E/S real por chip para depuração mais rápida
• Verifique a produtividade completa antes do hardware final
Ferramentas e bibliotecas
O que há de novo no AMD Vitis™ 2026.1
Fluxo de projeto avançado com os mecanismos de IA do AMD Versal™
(aplicável a AIE, AIE-ML, AIE-ML V2)
- Funções novas e aprimoradas na biblioteca DSP (incluindo operações de matriz, por exemplo, Cholesky e QRD)
- Aprimoramento da API do mecanismo de IA — Tipos de dados novos e aprimorados para o Versal Série AI Edge de 2ª geração
- Compilador AIE aprimorado (por exemplo, cobertura de código para depuração aprimorada e Xchess Pragma para QoR mais otimizada)
Verificação mais fácil dos projetos Versal AI Engine
- Suporte do Vitis Functional Simulation para testbenches de C++ (EA); suporte para MATLAB® e Python™ pronto para produção
- Versão de produção do Vitis Hardware-in-the-Loop (MATLAB e Python)
Aprimoramentos no Compositor de modelos do Vitis para projetos de AIE-DSP
- Novos blocos da biblioteca DSP baseados em AIE, incluindo GEMM/GEMV, Hadamard, Kronecker, produto tensorial e aproximação de funções
- Funções DSP em HDL aprimoradas, incluindo SSR FFT, Vector xFFT, FIR Compiler aprimorado e suporte para DSP58 e DSPFP32
Atualizações para o Vitis IDE para desenvolvimento incorporado
- Recursos aprimorados de depuração e EoU
- Recursos de chat com IA do Theia para uso em produção