AMD Vitis™ 소프트웨어 플랫폼의 새로워진 사항

AIE를 위한 개선된 DSP 라이브러리 함수(Versal AI Core, Versal Premium 시리즈에서 사용 가능)​

• 성능 강화된 TDM(시분할 다중화) FIR 필터 함수
• 성능 강화 버전
• GEMV(일반 행렬 벡터)
• GEMM(일반 행렬곱)
• 2D IFFT - 고성능을 위해 AIE + PL로 분할

AIE-ML을 위한 새로운 DSP 라이브러리 함수(Versal AI Edge에서 사용 가능)

• 성능 강화된 TDM(시분할 다중화) FIR 필터 함수
• 기수 3/기수 5 FFT 지원
• GEMV(일반 행렬 벡터)
• GEMM(일반 행렬곱) 

• Vitis Analyzer를 사용한 지연율 및 처리율 추산
• Vitis Analyzer를 사용하여 사용할 수 없는 PLIO 표시

• AI 엔진 DSP 라이브러리 업데이트
  • AIE(Versal AI Core, Versal Premium 시리즈에서 사용 가능)​
    • 혼합 기수 FFT
    • Stockham FFT 성능 개선 사항
    • TDM FIR​
  • AIE-ML(Versal AI Edge 시리즈에서 사용 가능)​
    • TDM FIR​
    • DDS(직접 디지털 합성 - 파형 생성에 사용)
    • 믹서(주파수 변환에 사용)​
  • AIE-MLv2(Versal AI Edge Gen 2 시리즈에서 사용 가능)​
    • FIR​
    • DFT​
    • DDS​
    • 믹서
• Vitis 모델 컴포저의 추가 데이터 형식
  • cbfloat16 지원
  • 캐스케이드 신호에 대한 추가 데이터 형식 지원
    • int8/uint8​
    • int16/uint16/cint16​
    • int32/uint32/cint32​
    • float/cfloat​
• Vitis 모델 컴포저에서 VSS(Vitis 하위 시스템)로 Vitis에 AIE/HLS 커널 설계 내보내기
• Vitis Debugger를 사용하여 Vitis 모델 컴포저에 내장된 AIE/HLS 커널 디버깅
• Vitis 모델 컴포저의 HDL 블록 세트 업데이트
  • 단순 듀얼 포트 RAM
    • 새로운 블록
    • 예제​
  • DDS Compiler ​
    • 네이티브 부동 소수점 지원 추가
    • 예제​
  • FFT
    • SSR=2, 4로 네이티브 부동 소수점 지원 추가
    • Versal의 DSPFP32 프리미티브에 매핑
• Vitis 모델 컴포저의 기타 개선 사항
  • 코드 생성에 대한 반응 시간 개선
  • 모든 설계에 대해 한 번만 시뮬레이션 실행
  • 허브 블록 구성을 JSON 파일로 저장(신속한 프로토타이핑 또는 일괄 처리에 유용)​
  • MATLAB R2024a​지원 추가
  • Red Hat Enterprise Linux(RHEL) 8.10, 9.4 지원 추가
• 설계 고려 사항을 대체할 DRC(Design Rule Check)

AMD Versal AI Core 시리즈를 위한 개선된 DSP 라이브러리 함수

• SSR >1에 대한 TDM(시분할 다중화) FIR 필터 함수
• 32비트 트위들을 사용한 FFT
• 혼합 기수 3 및 혼합 기수 5 FFT
• 크로네커 행렬곱
• 안정성 향상을 위한 하우스홀더 기반 QRD 솔버
• SSR >1에 대한 DFT

AIE-ML을 사용하는 AMD Versal AI Edge 시리즈를 위한 새로운 DSP 라이브러리 함수

• GEMV(일반 행렬 벡터), SSR 지원
• GEMM(일반 행렬곱), SSR 지원

AIE API 개선 사항

• Radix-3/Radix-5 FFT 지원 

AI Engine 시뮬레이터 개선 사항

• CIPS(Control, Interfaces, and Processing System) IP 코어가 필요 없이 PL을 사용하는 AI 엔진 설계를 위한 주기 근사 시뮬레이션 기능
• VCS, Questa, Xcelium 및 Riviera와 같은 타사 시뮬레이터를 사용한 하드웨어 에뮬레이션을 위한 Vitis Analyzer 지원

• Vitis Analyzer에서 CSV 형식으로 테이블 내보내기

• AMD Vitis 모델 컴포저 내에서 AIE 및 AIE-ML에 지원되는 새로운 DSP 함수
  • TDM(시분할 다중화) FIR 필터 함수
  • 1GSPS 이상의 처리율에서 다상 채널라이저 구축
  • DFT/IDFT - SSR 지원
  • 작은 크기에서의 처리율/지연율을 위한 최적화된 변환
  • FFT/IFFT - CINT32비트 트위들에 대한 확장 지원
  • 혼합 기수 FFT/IFFT - AIE-ML 지원
• 모델 컴포저 허브 블록의 사용 편의성 개선 사항
• 하드웨어 검증 흐름 개선 사항
  
• v 2024.1에 추가된 OS 및 MATLAB® 버전 지원:
  • RHEL 9​​
  • MATLAB R2023a 및 R2023b

GitHub에서 새로운 예제 설계 사용 가능

• 새로운 스텐실 pragma가 이미지 및 비디오 필터용 HLS C++ 코드를 단순화

• 새로운 라이브러리 함수 마법사가 AMD Vitis 라이브러리 Github 리포지토리 활용

  • AMD Vivado 설계 도구용 "Solver" 및 "Vision"(OpenCV 호환) IP 생성
  • 사용 가능한 라이브러리 예제 실행

• 메모리 인터페이스용 pragma(ap_memory)가 이제 AMD Vivado IP Integrator용 포트를 번들로 구성 가능

• 새로운 HLS 구성 요소 비교에서는 2개 이상의 구성 요소에 대한 지표가 나란히 표시됨

• C++ 함수를 대체하는 사용자-공급자 RTL 코드 지원(블랙박스 흐름)

• 코드 분석기가 이제 C++ 구조체 멤버를 분해하여 성능 분석을 미세 조정 가능

• HLS 전역 FSM 인코딩 및 안전 상태 선택을 위한 새로운 사용자 컨트롤

• C 시뮬레이션 중 Clang 새니타이저에 액세스하여 주소 및 초기화 검사 수행 

AI 엔진을 위한 새로운 DSP 라이브러리 함수

• 혼합 기수 FFT
• Discrete Fourier Transform (DFT)
• GEMV(일반 행렬-벡터 곱셈)

DSP 함수를 위한 새로운 API 지원

• cint32 트위들 데이터 형식을 사용하는 FFT IP 
• 기수 4 FFT API에 대한 cint16 지원 
• API에서 구현된 벡터화된 "fix2flt" 및 "flt2fix"

AIE-ML을 위한 새로운 API 지원

• API가 이제 sliding_mul() 함수에서 int32/cint32 데이터 형식 지원
• API가 이제 sliding_mul() 함수에서 <float> 데이터 형식 지원
• 희소 행렬 곱셈을 지원하는 데 필요한 모든 AIE API 루틴 제공

• AIE 컴파일러가 이제 입력 또는 출력으로 2D 및 3D 어레이 지원 가능
• Vitis Analyzer가 이제 FIFO 크기를 조정하기 위한 안내 보고서 생성
• 멀티스레드 시뮬레이터 커널 및 VCD(값 변경 덤프) 분석기 가속을 위한 새로운 지원
• MATLAB® 환경 및 Python 트래픽 발생기와의 외부 인터페이싱
• PLIO 정렬에서 공백/대기 주기를 지원하는 개선된 AXI 스트림 모델
• 강화된 설계 규칙 검사 

• 고속 디버그를 통한 AI 엔진 추적 오프로드
• Vitis 환경의 NoC 및 하드 DDRMC 프로파일링 지원
• Vitis 도구가 이제 VEK280 및 Alveo™ V70 AI 추론 가속기 카드에 대한 AIE-ML 추적 지원

• AI 엔진 블록 업데이트
• AIE-ML 그래프를 블록으로 Vitis 모델 컴포저에 가져올 수 있도록 지원
• Vitis 모델 컴포저에서 AIE 및 AIE-ML 구현을 위한 새로운 DSPlib 함수
• Simulink® 도구에서 내부 신호에 대한 AIE 시뮬레이터 출력 플로팅
• HLS 커널 블록 업데이트
• 자동 테스트 벤치 생성
• HLS 커널 블록에 대한 확장된 데이터 형식 지원
• Vitis 모델 컴포저와 Vitis 도구의 통합
• Vitis 모델 컴포저에서 직접 .xo 및 libadf.a 파일 생성
  
• 기타 개선 사항
• MATLAB® 도구 버전 지원: R2021a, R2021b 업데이트 6, R2022a 업데이트 6, R2022b
• 하드웨어 검증 흐름에 대해 지원되는 추가 토폴로지
• GitHub에서 제공되는 새로운 예제 자료

•  HLS 구성 요소를 위한 새로운 Vitis 통합 IDE
• 새로운 Vitis HLS 라이선스 요구 사항
• C 합성을 실행하기 전에 성능 추정치를 얻기 위한 새로운 코드 분석기 기능
• AXI 인터페이스 개선 사항:
  • HLS AXI 스트림 사이드 채널 지원
  • 사용자 구성 가능 AXI 마스터 캐싱 지원
• 기타 개선 사항:
  • C 합성 중에 설계 크기 문제를 식별할 수 있는 새로운 코드 복잡성 보고서
• 컴파일 시간 개선: 2023.1에 비해 2023.2에서 평균 컴파일 시간 20% 개선¹

DSP 라이브러리 - FIR 필터

• 계수 비트 폭이 데이터 비트 폭보다 클 수 있도록 지원하기 위해 분수 리샘플러 FIR, 단일 속도 FIR, 반대역 FIR, 속도 변경 FIR 개선
• 분수 리샘플러 FIR은 또한 다수의 AIE 타일을 사용하여 SSR 작동을 지원하고 계수 재로드 기능을 통합

Solver 라이브러리

• 고성능 스트리밍 설계로 API 성능 향상(약 300개 타일)
• AIE 어레이의 데이터를 읽거나 쓰는 데 도움이 되는 4D 데이터 무버 기능에 대한 QR 및 숄레스키 분해 지원

• AIE 컴파일러가 이제 입력 또는 출력으로 1D 외에도 2D 및 3D 어레이 지원 가능
• AIE 컴파일러가 그래프 내의 그래프 구조(하위 그래프)와 조건부 포트 구조 지원
• 새로운 AIE CINT-CFLOAT 데이터 변환 API

• 설계의 AIE-ML 및 AIE 타일에 대한 타일, 이벤트 및 추가 레지스터 관련 정보를 포함하는 파일을 생성하기 위한 AIE 상태 보고 개선 사항
• Versal 디바이스의 메모리에 저장하는 대신 HSDP(고속 차동 쌍)를 통해 AIE 이벤트 추적 오프로드
• Vitis 환경의 NoC 및 하드 DDR MC 프로파일링 지원
• 애플리케이션의 특정 부분을 검사하기 위한 AIE 창형 이벤트 추적

• 교착 상태를 방지하기 위한 FIFO 크기 조정 안내
• AIE 시뮬레이터가 보고하는 노드를 선택하여 시뮬레이터 VCD 파일의 크기를 줄이고 시뮬레이션 속도를 향상
• AIE 시뮬레이터는 이제 어떤 AIE에 메모리 액세스 위반이 있는지, 이것이 그래프 C 코드의 줄과 어떻게 대응하는지 보여주는 보고서(Vitis Analyzer에서 확인 가능)를 생성
• 추적 보기 데이터 시각화가 이제 AIE-ML 어레이도 지원

• Versal AI Engine을 타겟팅하는 FIR 필터 구성에 대한 새로운 데이터 형식 지원
• Versal Adaptive SoC의 DSP58에 최적화된 두 가지 새로운 부동 소수점 함수
• Versal AI Engine을 타겟팅하는 모든 Vitis 모델 컴포저 라이브러리 함수에 대한 반응 시간 단축
• 기타 개선 사항:
  • HLS 커널 블록 개선 사항
  • Vitis 모델 컴포저 허브 개선 사항
  • MATLAB 도구 버전 R2021a, R2021b, R2022a 지원

•  성능 개선 사항²: 2022.2에 비해 2023.1에서 평균 지연율 5.2% 개선
• Vitis HLS 도구에서 L1 라이브러리 함수를 쉽게 다운로드, 확인, 인스턴스화하는 쉬운 방법
• Vitis HLS 도구 내에서 AXI 트랜잭션 및 버스트 보고에 대한 지원 강화

DSP 라이브러리 함수

• AI 엔진의 SSR(슈퍼 샘플링 속도) FIR 필터 구현에서 이제 계수 재로드 기능과 동적 포인트 크기 지원 
• AI 엔진 어레이를 타겟팅하는 FFT 함수에 FFT 윈도잉 요소 추가

Solver 라이브러리 함수 

• QR(구적 회전) 분해
• 숄레스키 분해

비전 라이브러리 함수

• AI 엔진 어레이를 타겟팅하는 4가지 새로운 비디오 함수

초음파 라이브러리 함수

• 의료 초음파 설계를 구축하는 데 도움이 되는 다양한 함수

• AI 엔진 어레이에서 커널의 상대적 배치를 제어하는 제약 조건을 추가하는 기능 - 이를 통해 사용자는 성능 및 활용성 향상 가능
• x86 시뮬레이터의 AIE 교착 상태 조건 모델링 개선
• 새로운 AIE API 추가 - 기수 3/5 FFT 및 행렬 'x' 벡터 API 추가

• HW 에뮬레이션에서 AI 엔진 프로파일링 보고서 생성
• AI 엔진 및 PL 기반 설계 모두에 XSDB(AMD 시스템 디버거)를 사용한 교착 상태 감지
• PLIO를 통한 AI 엔진 이벤트 추적의 XRT(Xilinx Runtime) 제어 연속 오프로드

• SW 에뮬레이션을 위해 x86 호스트 시스템에서 PS 애플리케이션 지원
• RTL 대신 HW 에뮬레이션을 위한 SystemC 기능 모델 허용
• 사용자가 간단한 RTL 테스트 벤치 또는 Python 스크립트 기반 트래픽 발생기로 AI 엔진 커널 시뮬레이션 가능
• Vitis™ Analyzer를 사용하여 HW 에뮬레이션 중에 AI 엔진 상태 분석 가능

Vitis 환경 2022.2의 새로운 시뮬레이션 옵션: 프로세서 시스템 x86 시뮬레이션 및 AI 엔진 x86 시뮬레이션: x86 시뮬레이터를 사용하여 프로그래밍 가능 로직 시뮬레이션 수행 가능

• Versal AI Engine 설계를 위한 기능
• AI Engine DSP 라이브러리 블록 설계에 그래프 제약 조건 추가 가능 - 활용성 및 성능 향상
• AI Engine 설계의 주기 근사 시뮬레이션을 위한 새로운 기능
• AI Engine 그래프 가져오기 블록이 RTP(런타임 파라미터) 포트를 자동으로 감지
• DSP 라이브러리 블록의 개선 사항 및 추가 사항
• 일반 기능
• PL 및 AIE 어레이를 사용하는 이종 시스템 설계에 지원되는 하드웨어 검증 흐름
• 이종 설계를 지원하도록 Vitis 모델 컴포저 허브 블록 업데이트
  • 유효한 AI 엔진, HDL 및 HLS 하위 시스템의 자동 감지
• HDL 전용 설계 및 Versal 플랫폼용 HDL → AI Engine → HDL 설계를 위한 하드웨어 검증 흐름 개선

• 향상된 '태스크 수준 병렬성' 코딩 스타일 지원
  • C 시뮬레이션 속도 향상 및 QoR​개선
• 추가 성능 및 타이밍 개선 사항
  • 버스트 추론 개선
  • Unroll, Pipeline, Array_Partition 및 인라인 pragma의 자동 추론으로 성능 향상
  • 타이밍 정확도 향상으로 더 높은 주파수에서 타이밍 종결 개선
• 기타 기능
  • 분석 및 디버그: C 코드에 삽입된 printf를 이제 RTL​내 합성 후에도 지원
  • 사용 편의성: 주어진 트랜잭션 간격을 자동으로 달성하는 새로운 성능 pragma
  • 이제 FFT 및 FIR IP에서 HLS::stream 인터페이스 지원

• 새로운 Genomics 가속기 라이브러리 추가(L1, L2 및 L3)
• 그래프 라이브러리, L3 성능 향상
• Vitis 데이터베이스 라이브러리, GQE 다기능 커널
• 비전 라이브러리에 새로운 함수 추가
• Vitis AIE 비전 라이브러리의 새로운 함수 추가/개선 사항
• Vitis AIE DSP 라이브러리, FIR 리샘플러가 FIR 분수 보간기 대체
• Vitis 코덱 라이브러리 새로운 API, API jxlEnc, API 'leptonEnc', API 'resize', API 'WebpEnc'

Vitis 데이터 압축 라이브러리

• ZLIB 압축 개선, 8KB 솔루션을 위한 맞춤형 옥타코어 압축
• ZLIB 압축 해제 개선, 8KB 파일 크기를 위한 맞춤형 IP

• 플랫폼 기능 쿼리 개선
• HBM 사용 편의성 개선, 커널 M_AXI에 대한 HMSS의 특정 S_AXI 진입점 선택 가능, 구성 파일에서 지원되는 RAMA 삽입

Vitis AI Engine 컴파일러

• AI 엔진 자동 중단/교착 상태 감지 및 하드웨어에서의 분석
• 자동 상태 출력 분석
• 자동 상태 출력 분석 - 버퍼
• 하드웨어에서 수동 상태 출력 분석
• 수동 상태 출력 분석
• AI 엔진 이벤트 추적 기능 향상
• 외부 트래픽 발생기 AIEsim
• HW의 AI 엔진 프로파일링 개선
• 브로드캐스트 창에 대한 AI 엔진 지원
• Vitis AI Engine 컴파일러 그래프 프로그래밍 모델 개선
• Vitis AI Engine 컴파일러 - ADF 그래프의 PLIO/GMIO

Vitis HLS

• 분석 기능 개선, 새로운 타임라인 추적 뷰어
• 코딩 스타일 개선, 블록 스트림 유형에 대한 어레이 분할 지원
• pragma 추상화, 새로운 성능 pragma(및 지시문)
• Vitis Core "원 라이너", Vitis HLS - 새로운 타임라인 추적 뷰어, 새로운 성능 pragma, 블록 스트림 지원 창
• 새로운 뷰어 도입
  • 설계에 남아 있는 모든 함수(모듈로 변환된 함수)의 런타임 프로파일 표시
  • 공동 시뮬레이션 후 데이터 흐름 영역의 동작을 확인하는 데 특히 유용
  • Vitis HLS에 기본 제공 - 더는 xsim 파형 뷰어를 실행할 필요 없음(외부 도구)

Vitis Analyzer

• Vitis Analyzer 개선, 타임라인 맞춤형 저장/복원
• 보고 기능 개선, report_qor_assessment, xclbin 클러킹 정보, Vivado 자동화 요약
• 프로파일링 개선, 새로운 PL 프로파일링 인프라 활성화, 여러 메모리 모니터를 삽입하기 위해 여러 trace_memory 옵션 추가 가능(HW 전용), SLR0~DDR0의 모든 CU에 대한 추적 데이터를 오프로드하고 SLR1~DDR1의 모든 CU에 대해서도 추적 데이터를 오프로드하기 위한 v++ 링커용 샘플 구성 파일 

Vitis IDE

• Versal용 Bootgen GUI 업데이트
• 툴체인 업데이트
• XSCT, 지원 STAPL, 링커 스크립트 생성 명령 추가
• 시스템 컴파일 흐름, 시스템 컴파일 문서 참조

Vitis 에뮬레이션

• 자동 재시작을 위한 소프트웨어 에뮬레이션 지원과 상시 실행 커널을 위한 메일박스 지원 추가
• sw-emu 중(1) 프리 러닝 커널 불필요
• 외부 트래픽 발생기에 대한 소프트웨어 에뮬레이션 지원 추가
• 하드웨어 에뮬레이션은 스트리밍 IP에 HLS C 소스 코드 함수 모델 사용 가능

• 장치 수를 조사하기 위한 API xrt::system 추가
• 메시지 로깅을 위한 API xrt::message 추가
• XRT 네이티브 API 호스트 코드에 이제
  -std=c++17 이상 필요
• 동기 작업의 비동기 실행을 위한 실험용 xrt::queue API 추가
• xbutil은 AIE 교착 상태 시나리오를 디버깅하는 데 도움이 되는 AIE FIFO 카운터 표시 가능
• xbutil --legacy 옵션 제거           
• xclbinutil --info에서 임베디드 플랫폼에 대한 클럭 정보 제공
• ARM의 xbutil은 SOM 이미지 로드 가능
• xbtop 독립형 유틸리티는 linux top과 같은 출력 표시(레거시 xbutil -top 대체)
• XRT 유틸리티는 Tab 키를 사용하여 Bash에서 자동 완성 지원

• Alveo 플랫폼 업데이트, 안정성 향상을 위한 플랫폼 업데이트, 카드 관리 업데이트, SC 펌웨어 업데이트 도구
• 임베디드 플랫폼인 새로운 VCK190 DFX 플랫폼: xilinx_vck190_base_dfx_202210_1, 임베디드 플랫폼은 이제 Vitis와 함께 설치되며, Vivado에서 새로운 맞춤형 예제 설계 추가: MPSoC용 Vitis 플랫폼

• 확장성 및 사용 편의성을 위한 Vitis 모델 컴포저 허브 블록의 주요 개선 사항
• 하드웨어 검증 흐름은 이제 베어 메탈 외에도 Linux를 지원
• "AIE-HDL" 및 "HDL-AIE" 블록에 HDL 게이트웨이 블록이 더는 포함되지 않음
• 2022.1은 이제 인터넷에 접속할 수 없는 고객을 위해 예제 스냅샷과 함께 제공 이 도구는 GitHub에서 예제의 새 개정판을 다운로드하라는 메시지를 사용자에게 표시(사용 가능한 경우)
• 사용 편의성을 위해, 코드 생성에 포함되지 않은 유틸리티 블록의 배경색은 이제 흰색으로 표시
• 사용 편의성을 위해 라이브러리 브라우저 개선 및 재구성
• RHEL 8.x 지원
• MATLAB 지원 - R2021a 및 R2021b

참고: Vitis 가속 라이브러리는 별도로 다운로드할 수 있습니다. 또한 GitHub에서 다운로드하거나 Vitis IDE 내에서 직접 다운로드할 수도 있습니다.

참고: 비전의 경우 각 API에 다양한 유형에 대한 여러 테스트가 있으므로 L*/테스트의 하위 폴더 수만 세면 됩니다.

Vitis 비전 라이브러리

• PL(프로그래밍 가능 로직)
  
  • CLAHE TMO를 통한 포괄적인 모노 이미지 처리(ISP)
  • RGB-IR과 RGB-IR 이미지 처리(ISP) 파이프라인
  • GTM(글로벌 톤 매핑)과 GTM을 사용하는 ISP 파이프라인

Vitis 데이터 분석 라이브러리

• Vitis 라이브러리를 기반으로 한 Vitis 블록체인 솔루션
  • 즉시 사용 가능한 Ethereum용 채굴 솔루션
  • 오픈 소스, C++를 사용하는 Vitis Libs를 통한 사용 및 배포 용이
  • Vitis Libs를 통한 유연성 및 확장성
  • 여러 코인을 유연하게 채굴 가능
  • 맞춤화 및 하드웨어로 컴파일
  • 고도로 최적화된 설계
• 라이브러리에 CSV 파서 API 추가
  • CSV 파서는 쉼표로 구분된 값 파일을 구문 분석하고 DataFrame API와 쉽게 연결할 수 있는 객체 스트림 생성 가능

Vitis 그래프 라이브러리

• 새 L2 라이브러리 추가
• 번호 다시 매기기를 사용하는 Louvain
• 번호 다시 매기기
• 코사인 유사도에 대해 '가중치' 기능 지원

Vitis 데이터베이스 라이브러리

• GQE는 다중 카드 지원과 함께 비동기 입출력 기능을 지원하기 시작합니다.
  • 비동기 지원을 통해 FPGA는 입력 데이터의 일부가 준비되는 즉시 처리를 시작할 수 있습니다. 
  • 다중 카드 지원을 통해 작업에 적합한 여러 개의 Alveo 카드를 식별할 수 있습니다.

Vitis 데이터 압축 라이브러리

• ZSTD 멀티코어 압축
  • 새로운 ZSTD 멀티코어 아키텍처를 생성하고 쿼드코어를 사용하여 1GB/s 이상의 처리율 제공
• ZSTD 압축 해제 최적화
  • 성능(20% 증가) 및 리소스(30% 미만 감소)를 위해 최적화된 ZSTD 압축 해제
• IBM을 위한 GZIP/ZLIB 스트림 코어 개선
  • 맞춤형 정적 및 동적 압축 스트리밍 IP(4KB 및 8KB)
  • TUSER 포트에 압축 크기를 제공하는 기능 추가
• IBM을 위한 GZIP/ZLIB 압축 해제 개선
  • 지연율을 1.5K 사이클 미만으로 줄이기 위해 최적화된 허프만 디코더
  • 리소스를 6.9K로 대폭 감소(기존 > 9K)
  • ADLR32 체크섬 기능 추가
• GZIP 시스템 컴파일러 PoC
  • GZIP 압축 솔루션용 시스템 컴파일러 PoC를 생성하고 OpenCL 호스트에 대해 벤치마킹

Vitis DSP 라이브러리

• 2021부터 GitHub에서 DSPLib 제공
• Fast Fourier Transform (FFT/iFFT)
  • 포인트 크기가 32k로 증가(데이터 형식에 따라 다름)
  • 스트림 API와 윈도우 API 모두 지원
  • 병렬 출력(0~4)
    • 처리율을 높이고 지원되는 포인트 크기의 범위 확장

• FIR 필터
  • 단일 속도 비대칭/대칭 FIR에 대한 초기 스트림 지원

• DDS/믹서
  • 2021.2의 새로운 라이브러리 유닛

Vitis 보안 라이브러리

• KECCAK-256(해시 함수) 및 CRC32C(체크섬 함수) 릴리스

Vitis 유틸리티 라이브러리

• HW 문제를 디버깅하기 위해 2개 Data-Mover 구현 추가
  • LoadDdrToStreamWithCounter: AXI 스트림을 통해 PL의 DDR에서 AI 엔진으로 데이터를 로드하고, AI 엔진으로 전송하는 데이터 수를 기록합니다.
  • StoreStreamToMasterWithCounter: AXI 스트림을 통해 AI 엔진에서 데이터를 수신하여 PL의 DDR에 저장하고, DDR로 전송하는 데이터 수를 기록합니다.

XRT(Xilinx 런타임 라이브러리): 

• XRT API
  • XRT 네이티브 API는 xrt::ip를 통한 사용자 관리 커널 제어를 지원
• XRT 유틸리티
  • xbutil 및 xbmgmt 도구를 이제 기본적으로 사용
    • 레거시 유틸리티를 사용하려면 xbutil --legacy 또는 xbmgmt --legacy를 레거시 하위 명령과 함께 사용
  • 새로운 유틸리티인 xball
    • 설치된 데이터 센터 카드의 전체 또는 필터링된 부분에 xbutil 또는 xbmgmt 명령 적용. 자세한 내용은 xball --help 참조
  • 새로운 명령인 xbutil configure
    • PCIe 호스트 메모리 및 PCIe 피어 투 피어 기능을 활성화, 비활성화 또는 구성 가능 자세한 내용은 XRT 문서 참조
  • 모든 XRT 유틸리티는 이제 사용자 상호 작용 확인을 건너뛰기 위해 --force 옵션을 전역적으로 지원
• 프로파일링
  • 프로파일링 옵션이 활성화되면 프로파일 요약 보고서가 생성됨
  • 적용 가능한 모든 요약표 및 지침은 xrt.ini 파일에서 활성화된 프로파일링 옵션을 기반으로 생성
  • 설계에서 모니터가 메모리 리소스에 추가될 때 메모리 리소스에 대한 집계 정보를 위한 새로운 데이터 전송 요약표
  • (1) AIE의 부동 소수점 예외, (2) 타일 실행 횟수, (3) 스트림 넣기 및 가져오기를 포함한 다양한 AIE 이벤트를 계산하기 위한 새로운 AIE 프로파일링 메트릭 세트
• 임베디드
  • 모든 sptag를 지원하기 위한 zocl 메모리 관리자 개선

AI 엔진용 Vitis XRT의 다중 프로세스 지원

• 여러 프로세스가 동일한 AI 엔진 어레이 및 그래프에 대한 액세스를 공유할 수 있도록 액세스 모드를 정의하는 C 및 C++ API
  • 원치 않는 액세스로부터 AI 엔진 어레이 및 그래프 보호
• AI 엔진 어레이 및 그래프 열기에 대한 세 가지 모드 지원
  • 독점 모드(다른 프로세스의 액세스 방지)
  • 기본 모드(다른 프로세스의 비파괴적 액세스만 허용)
  • 공유 모드(비파괴적 액세스만 수행)
• 여러 프로세스 지원이 필요한 경우에 고려. 예:
  • 다른 사람이 AI 엔진 어레이에 액세스하는 것을 방지(독점 액세스)
  • 여러 사용자가 서로 다른 그래프를 개별적으로 제어(여러 애플리케이션 지원)
  • 한 명의 기본 사용자가 그래프를 제어하고 다른 사용자는 실행 상태를 확인할 수 있도록 허용(기본 및 공유 액세스)

AI 엔진용 Vitis XRT의 지원 상태

C 및 C++ API

• C 버전 API 
  • AI 엔진 어레이:
    • xrtAIEDeviceOpenExclusive(독점 모드)
    • xrtAIEDeviceOpen(기본 모드)
    • xrtAIEDeviceOpenShared(공유 모드)
  • AI 엔진 그래프:
    • xrtGraphOpenExclusive(독점 모드)
    • xrtGraphOpen(기본 모드)
    • xrtGraphOpenShared(공유 모드)
• C++ 버전 API 
  • xrt::aie::device 클래스는 생성자에서 액세스 모드 지원
    • enum class access_mode : uint8_t { exclusive = 0, primary = 1, shared = 2 };
  • xrt::graph 클래스는 생성자에서 액세스 모드 지원
    • enum class access_mode : uint8_t { exclusive = 0, primary = 1, shared = 2, none = 3 };

• Alveo 카드용 최신 Vitis Target 플랫폼에 액세스하고 가속기 카드의 시작하기 섹션을 참조하세요.
• Vitis를 다운로드하고 Alveo 패키지 섹션을 참조하세요.

AI 엔진 DSP 라이브러리 - 새로운 블록

• AIE DDS
• AIE 믹서

병렬 컴파일

• 2021.1 대비 시간 단축(예를 들어, 다음 수치는 200MHz TX 체인에 해당)
• 컴파일 및 시뮬레이션 시간 3배 단축
• 컴파일 시간 7배 단축
• 시뮬레이션 후 부동 시간이 25초에서 약 0초로 단축

제약 조건 편집기 개선

• 2021.2 탐색 기능 개선

고정 크기 개선

가변 크기 블록 개선

기능적 공동 시뮬레이션 기능 개선

• AI 엔진 입력을 위한 Matlab 데이터 내보내기 - xmcVitisWrite
• Matlab으로 AI 엔진 데이터 가져오기 - xmcVitisRead
• Matlab으로 AI 엔진 데이터 가져오기 - xmcVitisRead

기타

• 입력이 없는 AI 엔진 또는 HLS 커널 블록 가져오기(소스 블록)
• 새로운 데이터 형식 지원
  • AMD 데이터 형식 대신 AI 엔진 개발을 위한 Simulink 네이티브 int64 및 uint64, x_sfix64 및 x_ufix64
  • AI 엔진 개발을 위한 accfloat 및 caccfloat
• Ubuntu 20.04 지원
• MATALB 20a, 20b, 21a 지원(MATLAB 21b는 미지원)
• 새로운 예제 추가
  • 64개 커널을 사용하는 듀얼 스트림 SSR 필터 예제
  • 의사 역행렬(64x32) - commslib 예제
• xmcLibraryPath 명령을 사용하여 맞춤형 DSPLib 위치를 가리킴
• 더 많은 개선 사항 및 버그 수정 사항

참고: Vitis 가속 라이브러리는 별도로 다운로드할 수 있습니다. 또한 GitHub에서 다운로드하거나 Vitis IDE 내에서 직접 다운로드할 수도 있습니다.

• AIE 그래프 제어 및 실행을 위한 C++ API와 안정적인 네이티브 XRT API, 소프트웨어 에뮬레이션 및 추적 지원을 제공합니다.
• XRT는 $XILINX_XRT/include/CL/cl2xrt.hpp에서 사용자가 OpenCL API에서 XRT 네이티브 API로 이동하는 데 도움이 되는 새로운 헬퍼 API를 제공합니다.
• XRT 새로운 API xrt::device.get_info()는 장치 속성을 추출할 수 있습니다.
• 대폭 개선된 차세대 xbutil 및 xbmgmt 유틸리티가 이제 기본으로 제공됩니다.
• xbutil은 전원 상태를 보고할 수 있습니다
• xbmgmt는 런타임 clk 스케일을 지원하고 사용자 전원 임계값을 설정하여 보드와 서버를 보호합니다.
• sysfs, xbmgmt 및 xbutil은 Alveo 보드의 MAC 주소를 보고할 수 있습니다.
• xocl의 KDS 스케줄러가 리팩터링되어 여러 디바이스에서 여러 컴퓨팅 유닛을 동시에 사용하는 수백 개 프로세스의 처리율이 대폭 향상되었습니다. 레거시 셸의 경우 처리율이 약간 저하될 수 있습니다. 적절한 솔루션은 AR을 참조하세요.
• debugfs /sys/kernel/debug/xclmgmt/ 및 /sys/kernel/debug/xocl/을 통한 XRT 드라이버 디버그 추적 지원이 제공됩니다.

www.xilinx.com/alveo에서 Alveo 가속기 카드용 최신 Vitis Target 플랫폼에 액세스할 수 있습니다. 애플리케이션을 배포할 가속기 카드의 시작하기 섹션을 참조하세요.

자세한 내용과 최신 Vitis Target 플랫폼 릴리스에 대한 최신 정보는 제공 시  UG1120 - Alveo 데이터센터 가속기 카드 플랫폼 사용자 가이드에서 참조할 수 있습니다.

새로운 플랫폼 

• Alveo U200 Gen3x16 XDMA 1RP
  • 이름: xilinx_u200_gen3x16_xdma_1_202110_1
  • 특징: 슬레이브 브리지, P2P, GT 커널, DDR Self-Refresh
• Alveo U50 Gen3x16 noDMA 1RP 
  • 이름: xilinx_u50_gen3x16_nodma_1_202110_1
  • 특징: 슬레이브 브리지, P2P, GT 커널, 클럭 스로틀링

Vitis Embedded 플랫폼

• CK190 기본 플랫폼은 DDR과 LPDDR에서 ECC를 지원하며 제약 조건이 간결해졌습니다.
• MPSoC 기본 플랫폼은 CMA 크기를 1536M으로 늘렸습니다. 모든 Vitis-AI 모델은 이 CMA 크기로 실행할 수 있습니다.
• Embedded 플랫폼 생성 과정이 간소화되었습니다. 디바이스 트리 생성기는 ZOCL 노드를 자동으로 생성할 수 있고, XSCT는 BIF 파일을 생성할 수 있습니다. 기본 플랫폼 소스 파일이 줄어듭니다.

• 포괄적인 제약 조건 편집기를 통해 사용자가 Vitis 모델 컴포저에서 AI 엔진 커널에 대한 제약 조건 지정 가능. 생성된 ADF 그래프에는 해당 제약 조건이 포함됨 
• 라이브러리 브라우저에 AI 엔진 FFT 및 IFFT 블록 추가 
• 사용자는 라이브러리 브라우저에서 다양한 AI 엔진 FIR 블록에 액세스 가능 
• FIR 필터의 입력 포트를 사용하여 필터 계수 지정 가능 
• 두 개의 새로운 유틸리티 블록인 "RTP 소스" 및 "가변 크기" 추가
• 개선된 AIE 커널 가져오기 블록에서 이제 템플릿형 AI 엔진 기능 가져오기도 지원 
• 허브 블록에서 AI 엔진 설계용 AMD 플랫폼 지정 가능
• 허브 블록을 통해 사용자는 AIE 시뮬레이션을 실행한 후 언제든지 Vitis Analyzer 재실행 가능 
• 이제 사용자가 Simulink Data Inspector를 사용하여 주기 근사 출력을 플로팅하고 각 출력에 대한 예상 처리율 확인 가능 
• 그래프 헤더 파일만 사용하여 그래프를 블록으로 가져오는 사용성 향상 
• 취소 버튼으로 진행률 표시줄 개선
• MATLAB 작업 디렉토리와 모델 디렉토리가 동일하지 않을 때 AI 엔진 커널 또는 설계 시뮬레이션을 가져오는 동안의 사용성 향상 
• 새로운 TX 체인 200MHz 예제 
• HLS, HDL 및 AI 엔진 블록을 사용한 설계를 보여 주는 새로운 2D FFT 예제 

HDL

• SSR FIR(10배 이상 개선) 및 SSR FFT에 대한 시뮬레이션 속도 향상
• RAM 및 FIFO와 같은 메모리 블록에 대한 시뮬레이션 속도 향상
• 블랙박스 가져오기 흐름에서 VHDL 2008로 Questa 시뮬레이터 업데이트

일반

• 이제 Vitis 모델 컴포저에 DSP용 AMD System Generator의 모든 기능이 포함되어 있습니다.  DSP용 AMD System Generator를 사용해 온 사용자는 Vitis 모델 컴포저를 사용하여 개발을 계속할 수 있습니다.
• MATLAB 지원 - R2020a, R2020b 및 R2021a