AMD Vitis™ ソフトウェア プラットフォームの新機能

AIE 用に強化された DSP ライブラリ関数 (Versal AI コアおよび Versal プレミアム シリーズで利用可能)

• 性能が向上した時分割多重 (TDM) FIR フィルター関数
• 高性能バージョンを提供:
• GEMV (一般行列ベクトル積)​
• GEMM (一般行列乗算)​
• 2D IFFT – AIE と PL に分割して高性能化

AIE-ML 用の新しい DSP ライブラリ関数 (Versal AI エッジで利用可能)​

• 性能が向上した時分割多重 (TDM) FIR フィルター関数
• Radix-3/Radix-5 FFT のサポート
• GEMV (一般行列ベクトル積) ​
• GEMM (一般行列乗算) 

• Vitis アナライザーを使用したレイテンシとスループットの見積もり
• Vitis アナライザーを使用した利用できない PLIO の識別

• AI エンジン DSP ライブラリの更新
  • AIE (Versal AI コア、Versal プレミアム シリーズで利用可能)
    • Mixed Radix (混合基数) FFT​
    • Stockham FFT の性能向上
    • TDM FIR​
  • AIE-ML (Versal AI エッジ シリーズで利用可能)
    • TDM FIR​
    • DDS (ダイレクト デジタル合成 – 波形生成に使用)​
    • Mixer (周波数シフトに使用)
  • AIE-MLv2 (Versal AI エッジ Gen 2 シリーズで利用可能)
    • FIR
    • DFT
    • DDS​
    • Mixer
• Vitis Model Composer にデータ型が追加
  • cbfloat16​ をサポート
  • カスケード信号向けのデータ型を追加
    • int8/uint8​
    • int16/uint16/cint16​
    • int32/uint32/cint32​
    • float/cfloat​
• Vitis Model Composer から AIE/HLS カーネル デザインを Vitis にエクスポートし、Vitis サブシステム (VSS) として利用可能
• Vitis デバッガーを使用して、Vitis Model Composer に搭載された AIE/HLS カーネルをデバッグ
• Vitis Model Composer の HDL ブロックセットの更新
  • シンプル デュアル ポート RAM
    • 新しいブロック
    • サンプル​
  • DDS コンパイラ
    • ネイティブ浮動小数点サポートを追加
    • サンプル​
  • FFT​
    • SSR=2、4 でのネイティブ浮動小数点サポートを追加
    • Versal の DSPFP32 プリミティブにマッピング
• Vitis Model Composer のその他の機能強化
  • コード生成の応答時間が改善
  • すべてのデザインに対してシミュレーションを 1 回のみ実行
  • Hub ブロックの設定を JSON ファイルとして保存 (迅速なプロトタイピングやバッチ処理に有効)
  • MATLAB R2024a のサポートを追加
  • Red Hat Enterprise Linux (RHEL) 8.10、9.4 のサポートを追加
• デザイン ルール チェック (DRC) (設計上の考慮点がなくなる)

AMD Versal AI コア シリーズ向けの DSP ライブラリ関数

• SSR > 1 の時分割多重 (TDM) FIR フィルター関数
• 32 ビットの回転因子を使用する FFT
• Mixed-Radix 3 および Mixed-Radix 5 FFT
• Kronecker Matrix Product (クロネッカー積)
• 安定性向上のためのハウスホルダー変換による QRD ソルバー
• SSR > 1 の場合での DFT

AIE ML 搭載 AMD Versal AI エッジ シリーズ向けの新しい DSP ライブラリ関数

• SSR 対応の一般行列ベクトル積 (GEMV)
• SSR 対応の一般行列乗算 (GEMM)

AIE API の機能向上

• Radix-3/Radix-5 FFT をサポート 

AI エンジン シミュレータの改善点

• Control, Interface, and Processing System (CIPS) IP コアを必要としない、PL を使用する AI エンジン デザイン向けのサイクル近似シミュレーション機能
• Vitis アナライザーが VCS、Questa、Xcelium、および Riviera などのサードパーティ シミュレータと連携したハードウェア エミュレーションに対応

• Vitis アナライザーのテーブルを CSV フォーマットでエクスポート可能

• AMD Vitis Model Composer 内で AIE および AIE-ML 向けの新しい DSP 機能をサポート
  • 時分割多重 (TDM) FIR フィルター関数
  • 1 GSPS 以上のスループットのポリフェーズ チャネライザを構築
  • DFT/IDFT – SSR のサポート
  • 小規模データセットでスループットとレイテンシを向上させるために最適化された変換
  • FFT/IFFT – CINT32 ビットの回転因子のサポート追加
  • Mixed-Radix (混合基数) FFT/IFFT – AIE ML のサポート
• Model Composer Hub ブロックの使いやすさ向上
• ハードウェア検証フローが強化
  
• v 2024.1 で OS および MATLAB® のバージョン サポートが追加
  • RHEL 9​​
  • MATLAB R2023a および R2023b

GitHub.で新たなサンプル デザインを利用可能

• 新しいステンシル プラグマにより、イメージおよびビデオ フィルター用の HLS C++ コードが簡素化

• 新しいライブラリ関数ウィザードで AMD Vitis ライブラリの GitHub リポジトリを利用可能

  • AMD Vivado 設計ツール用の Solver および Vision (OpenCV 互換) IP を作成
  • ライブラリ サンプルを実行

• AMD Vivado IP インテグレーターでメモリ インターフェイスのプラグマ (ap_memory) を使用してポートをバンドル可能

• 新しい HLS コンポーネント比較機能では、2 つ以上のコンポーネントのメトリクスを並べて表示可能

• ユーザーが提供する RTL コードで C++ 関数を置き換えることが可能 (ブラック ボックス フロー)

• コード アナライザー機能では、C++ の構造体を細分化して解析し、パフォーマンスを微調整可能

• HLS グローバル FSM エンコーディングやセーフ ステートの選択をユーザーが制御可能

• C シミュレーション時に Clang サニタイザーを利用してアドレスや初期化をチェック 

AI エンジン向けの新しい DSP ライブラリ関数

• Mixed Radix (混合基数) FFT​
• 離散フーリエ変換 (DFT)
• 一般行列ベクトル積 (GEMV) ​

DSP 関数向けの新しい API サポート

• cint32 twiddle データ型の FFT IP 
• Radix-4 FFT API の cint16 サポート 
• ベクトル化された「fix2flt」と「flt2fix」を API で実装

AIE ML 向けの新しい API サポート

• API が sliding_mul() 関数で int32/cint32 データ型に対応
• API が sliding_mul() 関数で <float> データ型に対応
• スパース行列の乗算に必要なすべての AIE API ルーチンを提供

• AIE コンパイラは 2D および 3D アレイを入力/出力としてサポート可能
• Vitis アナライザーは FIFO サイズを調整するためのガイダンス レポートを生成
• マルチスレッド シミュレータ カーネルと VCD (Value Change Dump) アナライザーの高速化をサポート
• MATLAB® 環境および Python トラフィック ジェネレーターとの外部インターフェイス
• PLIO アライメントで空サイクルと待機サイクルに対応するように強化された AXI Stream モデル
• デザイン ルール チェック機能が強化 

• 高速デバッグによる AI エンジン トレースのオフロード
• Vitis 環境で NoC およびハード DDRMC のプロファイリングが可能
• Vitis ツールで VEK280 および Alveo™ V70 AI 推論アクセラレータ カード向けの AIE-ML トレースをサポート

• AI エンジン ブロックのアップデート
• AIE-ML グラフをブロックとして Vitis Model Composer にインポート可能
• Vitis Model Composer で AIE および AIE-ML の実装に使用できる新しい DSPlib 関数
• Simulink® ツールで内部信号に対する AIE シミュレータ出力を可視化
• HLS Kernel ブロックのアップデート
• テストベンチの自動生成
• HLS カーネル ブロックのデータ型サポートを拡張
• Vitis Model Composer と Vitis ツールを統合
• Vitis Model Composer から .xo および libadf.a ファイルを直接生成可能
  
• その他の改善点
• サポートされる MATLAB® ツールのバージョン: R2021a、R2021b Update 6、R2022a Update 6、R2022b
• ハードウェア検証フローで新たなトポロジをサポート
• GitHub で新しい参照資料を入手可能

•  HLS コンポーネント対応の新しい Vitis 統合 IDE
• 新しい Vitis HLS ライセンス要件
• C 合成前の性能を予測する新しいコード アナライザー機能
• AXI インターフェイスが強化:
  • HLS AXI ストリームのサイド チャネルに対応
  • AXI マスターのキャッシングをユーザーが設定可能
• その他の機能強化:
  • 新しいコード複雑度レポートで、C 合成中にデザイン サイズの問題を特定可能
• コンパイル時間の改善: 2023.2 バージョンでは、2023.1 と比較して平均で約 20% のコンパイル時間を短縮できる¹

DSP ライブラリ - FIR フィルター

• フラクショナル リサンプラー FIR、シングル レート FIR、ハーフ バンド FIR、およびレート チェンジ FIR の機能が強化され、データ ビット幅を上回る係数ビット幅を設定可能
• フラクショナル リサンプラー FIR は、複数の AIE タイルを使用した SSR 操作にも対応し、係数再ロード機能を搭載

ソルバー ライブラリ

• 高性能ストリーミング デザイン (約 300 タイル) で API の性能が向上
• AIE アレイからのデータ読み書きを支援するため、4D データ ムーバー関数で QR 分解と コレスキー分解をサポート

• 1D アレイに加えて 2D および 3D アレイを入力/出力としてサポート。
• グラフ内のグラフ (サブグラフ) 構成や条件付きポート構成をサポート。
• 新しい AIE CINT-to-CFLOAT データ変換 API。

• AIE ステータス レポート機能が改善され、デザイン内のタイルやイベントの情報、また AIE-ML や AIE タイルの追加レジスタに関する情報を含むファイルを生成。
• Versal デバイスのメモリに保存する代わりに、高速差動ペア (HSDP) を介して外部メモリを使用することで AIE イベント トレースをオフロード。
• Vitis 環境で NoC およびハード DDR MC のプロファイリングが可能。
• アプリケーションの特定部分を検査する AIE ウィンドウ イベント トレース機能。

• デッドロックを回避するために適切な FIFO サイズを決定するガイダンス機能。
• AIE シミュレータでレポートされるノードを選択できるため、シミュレータの VCD ファイル サイズが削減されて、シミュレーションが高速化。
• AIE シミュレータでは、どの AIE でメモリ アクセス違反が発生したか、それがグラフ C コードのどの行に対応するかを示すレポートを生成できる (Vitis アナライザーで表示)。
• トレース ビュー データの可視化が AIE ML アレイにも対応。

• Versal AI エンジン向けの FIR フィルター構成に対応する新しいデータ型をサポート
• Versal アダプティブ SoC の DSP58 向けに最適化された ２ つの新しい浮動小数点関数
• Versal AI Engine 向けのすべての Vitis Model Composer ライブラリ関数の応答時間が短縮
• その他の機能強化:
  • HLS カーネル ブロックの機能強化
  • Vitis Model Composer Hub ブロックが改善
  • MATLAB ツール バージョン R2021a、R2021b、R2022a をサポート

•  性能向上²: 2023.1 では 2022.2 よりも平均 5.2% のレイテンシが向上
• Vitis HLS ツールで L1 ライブラリ関数を簡単にダウンロード、表示、インスタンシエート可能
• Vitis HLS ツールでの AXI トランザクションとバースト レポート機能のサポートが強化

DSP ライブラリ関数

• AI エンジンでのスーパー サンプル レート (SSR) FIR フィルターのインプリメンテーションで係数リロード機能とダイナミック ポイント サイズをサポート 
• AI エンジン アレイ向けの FFT 関数に FFT のウィンドウイング要素を追加

ソルバー ライブラリ関数 

• Quadrature Rotation (QR) 分解
• Cholesky 分解

ビジョン ライブラリ関数

• AI エンジン アレイ向けの 4 つの新しいビデオ機能

超音波診断ライブラリ関数

• 医療用超音波デザインの構築を支援する各種機能

• AI エンジン アレイにおけるカーネルの相対配置を制御する制約を追加する機能 - 性能と使用率が向上
• x86 シミュレータでの AIE デッドロックのモデリングが改善
• 新しい AIE API - Radix 3/5 FFT および Matrix 'x' Vector API が追加

• HW エミュレーションでの AI エンジンのプロファイリング レポートを生成
• AI エンジンと PL ベース デザインに対して XSDB (ザイリンクス システム デバッガー) を使用したデッドロックの検出
• ザイリンクス ランタイム (XRT) 制御による、PLIO での AI エンジン イベント トレースの継続的なオフロード

• x86 ホスト マシンの PS アプリケーションで SW エミュレーションをサポート
• HW エミュレーションで、RTL の代わりに SystemC の機能モデルを使用可能
• シンプルな RTL テストベンチまたは Python スクリプト ベースのトラフィック ジェネレーターを使用して AI エンジン カーネルのシミュレーションが可能
• Vitis™ アナライザーを使用して HW エミュレーション中に AI エンジンの状態を解析

Vitis 2022.2 環境の新しいシミュレーション オプション: プロセッサ システム x86 シミュレーションおよび AI エンジン x86 シミュレーション: x86 シミュレータを使用してプログラマブル ロジック シミュレーションを実行可能。

• Versal AI Engine デザインの機能
• AI エンジンの DSP ライブラリ ブロック デザインにグラフ制約を追加できる – 性能と使用率が向上
• AIE デザイン向けサイクル近似シミュレーションの新機能
• AI エンジン グラフ インポート ブロックによる RTP (Run Time Parameter) ポートの自動検出
• DSP ライブラリ ブロックの機能強化と追加
• 一般的な機能
• PL および AIE アレイを使用したヘテロジニアス システム デザイン向けのハードウェア検証フロー
• Vitis Model Composer の Hub ブロックがヘテロジニアス設計に対応
  • 有効な AI エンジン、HDL、HLS のサブシステムを自動検出
• ハードウェア検証フローが強化され、Versal プラットフォームに対しては HDL ブロックのみを含むデザインおよび HDL - AI エンジン間ブロックを含むデザインをサポート

• タスク レベルの並列性を向上させたコーディング スタイルをサポート
  • C シミュレーションの高速化と QoR 向上
• 性能とタイミングが向上
  • バースト推論の精度向上
  • Unroll、Pipeline、Array_Partition、inline の各プラグマを自動的に推測し、性能を向上させる
  • タイミング精度の向上により、より高い周波数でタイミング クロージャを達成可能
• その他の機能
  • 解析とデバッグ: RTL での合成後でも C コードに挿入された printf をサポート
  • 使いやすさ向上: 指定されたトランザクション間隔を自動で達成するための新しいパフォーマンス プラグマ
  • FFT および FIR IP​ で HLS::stream インターフェイスがサポートされる

• 新たにゲノム解析用アクセラレータ ライブラリを追加 (L1、L2、L3)
• グラフ ライブラリ、L3 が強化されパフォーマンスが向上
• Vitis データベース ライブラリ、GQE Multi-Functional カーネル
• ビジョン ライブラリに新しい機能を追加
• Vitis AIE ビジョン ライブラリに新しい機能を追加/強化
• Vitis AIE DSP ライブラリ、FIR リサンプラーが FIR フラクショナル インターポレーターにとって代わる
• Vitis コーデック ライブラリの新しい API: API jxlEnc、API ‘leptonEnc’、API ‘resize’、API ‘WebpEnc’

Vitis データ圧縮ライブラリ

• ZLIB 圧縮が改善、8KB ソリューション向けのカスタマイズされたオクタコア圧縮
• ZLIB 解凍が改善、8KB ファイル サイズ向けのカスタマイズされた IP

• Platform Capability Query が改善
• HBM の使いやすさ向上、カーネル M_AXI に対して HMSS への特定の S_AXI エントリ ポイントを選択可能、コンフィギュレーション ファイルからの RAMA 挿入

Vitis AI エンジン コンパイラ

• ハードウェアでの AI エンジンの自動ストール/デッドロック検出および分析
• 自動ステータス出力の分析
• 自動ステータス出力の分析 – バッファー
• ハードウェアでの手動ステータス出力の分析
• 手動ステータス出力の分析
• AI エンジン イベントのトレースの強化
• 外部トラフィック ジェネレーター AIEsim
• ハードウェアでの AI エンジン プロファイリングの向上
• ブロードキャスト ウィンドウ向けの AI エンジン サポート
• Vitis AI エンジン コンパイラの強化されたグラフ プログラミング モデル
• Vitis AI エンジン コンパイラ - ADF グラフの PLIO/GMIO

Vitis HLS

• 分析機能が強化、新しい Timeline Trace ビューアー
• コーディング スタイルが強化、ストリーム オブ ブロック タイプで Array Partition をサポート
• Pragma Abstraction、新しいパフォーマンス プラグマ (および指令)
• Vitis Core 「ワン ライナー」、Vitis HLS - 新しい Timeline Trace ビューアー、新しい PERFORMANCE プラグマ、ストリーム オブ ブロック サポート ウィンドウ
• 新しいビューアー
  • デザインに含まれるすべての生存関数 (モジュール化された関数など) のランタイム プロファイルを表示
  • 特に、協調シミュレーション後にデータフロー領域のビヘイビアーを確認するのに便利
  • Vitis HLS にネイティブ対応 - XSIM 波形ビューアーの起動が不要になった (外部ツール)

Vitis アナライザー

• Vitis アナライザーの改善、タイムライン カスタマイズの保存/復元
• レポート機能の強化、report_qor_assessment、xclbin クロッキング情報、Vivado オートメーション サマリ
• プロファイリングの強化、新しい PL プロファイリング インフラの有効化、複数のメモリ モニターを挿入するために複数の trace_memory オプションを追加可能 (HW のみ)、SLR0 ～ DDR0 のすべての CU と SLR1 ～ DDR1 のすべての CU でトレース データをオフロードするための v++ リンカーのサンプル config ファイル 

Vitis IDE

• Versal 用に Bootgen GUI をアップデート
• ツールチェーンの更新
• XSCT、STAPL 対応、リンカー スクリプト生成コマンドを追加
• システム コンパイル フロー、システム コンパイルの資料を参照

Vitis エミュレーション

• 自動再起動のソフトウェア エミュレーション サポートと、常時稼働カーネルのメールボックス サポートを追加
• フリーランニング カーネルは sw-emu で while(1) が不要
• 外部トラフィック ジェネレーターのソフトウェア エミュレーション サポートを追加
• ハードウェア エミュレーションは、Streaming IP に HLS C ソース コード機能モデルを使用できます。

• デバイス数を確認するための API xrt::system を追加
• メッセージを記録するための API xrt::message を追加
• XRT ネイティブ API を使用するホスト コードは次が必須となる
  -std=c++17 またはそれ以上
• 同期動作の非同期実行のために試験的に xrt::queue API を追加
• xbutil で AIE FIFO カウンターを表示し、AIE のデッドロックの状況をデバッグ
• xbutil -- レガシ オプションを削除。           
• xclbinutil --info ユーティリティでエンベデッド プラットフォームのクロック情報を提供
• Arm で xbutil を使用して SOM イメージをロード可能
• xbtop スタンドアロン ユーティリティは Linux の Top コマンドのような出力を表示 (レガシ xbutil -top の代わりとなる)
• XRT ユーティリティで、Tab キーを使用する Bash の自動補完をサポート

• Alveo プラットフォームのアップデート、プラットフォーム アップデートで安定性向上、カード マネージメント機能のアップデート、SC ファームウェア アップデート ツール
• エンベデッド プラットフォーム、新しい VCK190 DFX プラットフォーム: xilinx_vck190_base_dfx_202210_1、Vitis のインストールにエンベデッド プラットフォームが含まれる、Vivado に新しいカスタマイズ可能サンプル デザインを追加: MPSoC 用 Vitis プラットフォーム

• Vitis Model Composer Hub ブロック全体を見直し、スケーラビリティと使いやすさが向上
• ハードウェア検証フローがベアメタルに続き Linux もサポート
• "AIE to HDL" および "HDL to AIE" ブロックに HDL ゲートウェイ ブロックが含まれない
• 2022.1 では、インターネットにアクセスできないお客様のためにサンプル デザインのスナップショットを同梱する。このツールで、GitHub から最新のサンプル デザイン リビジョンをダウンロードするよう促す。
• 使いやすさを考慮し、コード生成に含まれないユーティリティ ブロックは、背景色を白に変更
• 使いやすさ向上のため、ライブラリ ブラウザーを改善
• RHEL 8.x サポート
• MATLAB サポート - R2021a および R2021b

注記: Vitis アクセラレーション ライブラリは、個別にダウンロードして入手します。これらは、GitHub からダウンロードできますが、Vitis IDE 内で直接ダウンロードすることも可能です。

注記: ビジョンの場合、各 API には異なるタイプ用に複数のテストがあるため、L*/tests のサブフォルダー数をカウントしてください。

Vitis ビジョン ライブラリ

• プログラマブル ロジック (PL)
  
  • CLAHE TMO によるエンドツーエンドのモノクロ画像処理 (ISP)
  • RGB-IR および RGB-IR 画像処理 (ISP) パイプライン
  • グローバル トーン マッピング (GTM)、および GTM を用いた ISP パイプライン

Vitis データ分析ライブラリ

• Vitis ライブラリを利用した Vitis ブロックチェーン ソリューション
  • イーサリアム向けのすぐに使えるマイニング ソリューション
  • C++ を使用した Vitis ライブラリによるオープンソースと簡単な運用
  • Vitis ライブラリによる柔軟性と拡張性
  • 多様なコインのマイニングにも柔軟に対応
  • カスタマイズしてハードウェアにコンパイル
  • 高度に最適化されたデザイン
• CSV パーサー API をライブラリに追加
  • CSV パーサーは、CSV (Comma Separated Values) 形式ファイルを解析し、DataFrame API と簡単に接続できるオブジェクト ストリームを生成する

Vitis グラフ ライブラリ

• 新しい L2 ライブラリを追加
• リナンバリングされた Louvain
• リナンバリング
• 「重み」は Cosine Similarity で対応

Vitis データベース ライブラリ

• GQE が複数カードのサポートに加え、非同期の入出力機能にも対応する。
  • 非同期サポートによって、一部の入力データの準備が整うと、FPGA が処理を開始できるようになる。 
  • マルチカード サポートによって、作業に適した複数の Alveo カードを識別できるようになる。

Vitis データ圧縮ライブラリ

• ZSTD マルチコア圧縮
  • 新しい ZSTD マルチコア アーキテクチャを作成し、クワッド コアを使用して 1 GB/s を超えるスループットを提供。
• ZSTD 解凍の最適化
  • ZSTD 解凍が、性能 (20% 向上) とリソース (最大 30% 削減) に最適化
• IBM 向けの GZIP/ZLIB ストリーム コアが改善
  • カスタマイズされたスタティック/ダイナミック圧縮ストリーミング IP (4KB & 8KB)
  • TUSER ポートに圧縮サイズを提供する機能を追加
• IBM 向けの GZIP/ZLIB 解凍が改善
  • ハフマン デコーダーが最適化されて、レイテンシを 1.5K サイクル未満に削減
  • リソースが大幅に削減 (最大 6.9K 削減) (旧バージョンは 9K 超)
  • ADLR32 チェックサム機能を追加
• GZIP システム コンパイラ PoC
  • GZIP 圧縮ソリューションのシステム コンパイラ PoC を作成し、OpenCL Host とのベンチマークを実施。

Vitis DSP ライブラリ

• DSP ライブラリ (2021 年より Github で提供)
• Fast Fourier Transform (FFT/iFFT)
  • ポイント サイズが 32k に増加 (データ型によって異なる)
  • ストリーム API とウィンドウ API をサポート
  • パラレル電源 (0-4)
    • スループットの向上と対応ポイント サイズの範囲拡大

• FIR フィルター
  • シングル レート非対称/対称 FIR のイニシャル ストリーム サポート

• DDS/Mixer
  • 2021.2 の新しいライブラリ ユニット

Vitis セキュリティ ライブラリ

• KECCAK-256 (ハッシュ関数) と CRC32C (チェックサム関数) がリリース

Vitis ユーティリティ ライブラリ

• ハードウェアのデバッグ用に 2 つのデータ ムーバーを追加。
  • LoadDdrToStreamWithCounter: AXI ストリームを介して PL の DDR から AI エンジンにデータをロードし、AI エンジンに転送するデータ数を記録する。
  • StoreStreamToMasterWithCounter: AXI ストリームを介して AI エンジンからデータを受け取り、PL の DDR に保存して、DDR に転送するデータ数を記録する。

ザイリンクス ランタイム ライブラリ (XRT): 

• XRT API
  • XRT ネイティブ API で xrt::ip を使用したユーザー管理のカーネル制御が可能
• XRT ユーティリティ
  • xbutil および xbmgmt ツールがデフォルトになる
    • レガシ ユーティリティを使用するには、レガシ サブコマンドを持つ xbutil --legacy または xbmgmt --legacy を使用する
  • 新しいユーティリティ xball
    • インストールされているデータセンター カードのすべてまたは一部に xbutil または xbmgmt コマンドを適用。詳細は、xball --help を参照
  • 新しいコマンド xbutil configure
    • PCIe ホスト メモリおよび PCIe ピアツーピア機能を有効化、無効化、または構成。詳細は、XRT 資料を参照
  • すべての XRT ユーティリティで、ユーザーの介入をスキップする --force オプションをグローバルにサポート。
• プロファイリング
  • プロファイリング オプションをイネーブルにしたときにプロファイル サマリ レポートを生成。
  • 該当するサマリ表およびガイダンスは、xrt.ini ファイルでイネーブルにしているプロファイリング オプションに基づいて生成される。
  • 新しいデータ転送サマリ表により、デザインのメモリ リソースにモニターが追加されたときのメモリ リソースに関する集約情報を提供。
  • 新しいプロファイリング メトリック セットにより、(1) AIE の浮動小数点例外、(2) タイル実行カウント、(3) ストリームの入力および取得など、さまざまなイベントをカウント。
• エンベデッド
  • sptag をサポートするため zocl メモリ マネージャーを改善。

Vitis XRT による AI エンジンの複数プロセス サポート

• C および C++ API でアクセス モードを定義して、複数プロセスが同じ AI エンジン アレイやグラフへのアクセスを共有できる。
  • AI エンジンのアレイとグラフへの不明なアクセスを防止する。
• AI エンジンのアレイおよびグラフへのアクセス モードは 3 つある
  • Exclusive Mode (ほかのプロセスからのアクセスを防ぐ)
  • Primary Mode (その他のプロセスによる非破壊的アクセスのみを許可)
  • Shared Mode (非破壊的アクセスのみ可能)
• 複数プロセスのサポートが必要な場合に考慮すべき事項。例:
  • その他のプロセスによる AI エンジン アレイへのアクセスを防止する (排他的アクセス)
  • 複数ユーザーが異なるグラフを別々に制御する (複数アプリケーション サポート)
  • プライマリ ユーザーがグラフを制御し、その他のユーザーは実行ステータスを確認できる (プライマリ/共有アクセス)

Vitis XRT による AI エンジンのサポート ステータス

C および C++ API

• C バージョンの API 
  • AI エンジン アレイの場合:
    • xrtAIEDeviceOpenExclusive (Exclusive モード)
    • xrtAIEDeviceOpen (Primary モード)
    • xrtAIEDeviceOpenShared (Shared モード)
  • AI エンジン グラフの場合:
    • xrtGraphOpenExclusive (Exclusive モード)
    • xrtGraphOpen (Primary モード)
    • xrtGraphOpenShared (Shared モード)
• C++ バージョンの API 
  • xrt::aie::device クラスがコンストラクターでアクセス モードをサポート
    • enum class access_mode : uint8_t { exclusive = 0, primary = 1, shared = 2 };
  • xrt::graph クラスがコンストラクターでアクセス モードをサポート
    • enum class access_mode : uint8_t { exclusive = 0, primary = 1, shared = 2, none = 3 };

• Alveo カードの最新の Vitis ターゲット プラットフォームにアクセスし、アクセラレータ カードの「設計開始」セクションを参照。
• Vitis をダウンロードして Alveo パッケージ セクションを参照

AI エンジン DSP ライブラリ – 新しいブロック

• AIE DDS
• AIE Mixer

並列コンパイル

• 2021.1 より時間が短縮 (次の数値は 200MHz TX チェーンの例)
• コンパイルとシミュレーションの時間が 3 分の 1 に短縮
• コンパイル時間が 7 分の 1 に短縮
• シミュレーション後のデッドタイムが 25 秒から 0 秒に短縮

制約エディターの機能強化

• 2021.2 でナビゲーション機能が改善

To Fixed Size ブロックが改善

To Variable Size ブロックが改善

論理回路の協調シミュレーション機能が強化

• AI エンジンの入力用に Matlab データをエクスポート - xmcVitisWrite
• AI エンジン データを Matlab にインポート - xmcVitisRead
• AI エンジン データを Matlab にインポート - xmcVitisRead

その他

• 入力 (ソース ブロック) なしで、AI エンジンまたは HLS カーネル ブロックをインポート
• 新しいデータ型をサポート
  • AMD のデータ型 x_sfix64 および x_ufix64 の代わりとなる、AI エンジン開発用の Simulink のネイティブ データ型 int64 および uint64
  • AI エンジン開発用の accfloat および caccfloat
• Ubuntu 20.04 のサポート
• MATALB 20a、20b、21a のサポート (MATLAB 21b は対象外)
• 新しいサンプルの追加
  • 64 個のカーネルを使用するデュアル ストリーム SSR フィルターの例
  • 疑似逆行列 (64x32) – commslib の例
• xmcLibraryPath コマンドを使用して、カスタム DSPLib の場所を指定する
• その他多数の機能強化とバグ修正

注記: Vitis アクセラレーション ライブラリは、個別にダウンロードして入手します。これらは、GitHub からダウンロードできますが、Vitis IDE 内で直接ダウンロードすることも可能です。

• 安定したネイティブ XRT API であり、C++ API を使用して AIE グラフの制御と実行、ソフトウェア エミュレーション、トレーシングが可能になります。
• XRT の新しいヘルパー API は、OpenCL API から $XILINX_XRT/include/CL/cl2xrt.hpp の XRT ネイティブ API への移行をサポートします。
• XRT の新しい API xrt::device.get_info() を使用して、デバイスのプロパティを抽出できます。
• 大幅に改良された次世代型の xbutil および xbmgmt ユーティリティがデフォルトになりました。
• xbutil では、電源の状態をレポートできます。
• xbmgmt では、ランタイム クロックのスケーリングをサポートし、ボードやサーバーを保護するために消費電力しきい値を設定できます。
• sysfs、xbmgmt、xbutil では、Alveo ボードの MAC アドレスをレポートできます。
• xocl の KDS Scheduler がリファクタリングされ、複数デバイスの複数演算ユニットを同時に実行する多数のプロセスのスループットが大幅に向上します。レガシ シェルでは、スループットがわずかに低下する可能性があります。詳細は AR を参照してください。
• debugfs /sys/kernel/debug/xclmgmt/ および /sys/kernel/debug/xocl/ による XRT ドライバーのデバッグ トレース

Alveo アクセラレータ カード向けの最新 Vitis ターゲット プラットフォームに関する情報は、www.xilinx.com/alveo を参照してください。使用を検討しているアクセラレータ カードの「設計開始」セクションをご覧ください。

Vitis ターゲット プラットフォームの最新リリース情報は、『Alveo データセンター アクセラレータ カード プラットフォーム ユーザー ガイド』 (UG1120) を参照してください。

新しいプラットフォーム 

• Alveo U200 Gen3x16 XDMA 1RP
  • 名前: xilinx_u200_gen3x16_xdma_1_202110_1
  • 特長: スレーブ ブリッジ、P2P、GT カーネル、DDR セルフリフレッシュ
• Alveo U50 Gen3x16 noDMA 1RP 
  • Name: xilinx_u50_gen3x16_nodma_1_202110_1
  • 特長: スレーブ ブリッジ、P2P、GT カーネル、クロック スロットル

Vitis エンベデッド プラットフォーム

• VCK190 ベース プラットフォームでは、DDR と LPDDR に ECC 機能が付いているため制約が簡潔になる。
• MPSoC ベース プラットフォームでは、CMA のサイズが 1536M に増加。すべての Vitis AI モデルは、この CMA サイズに対応可能。
• エンベデッド プラットフォームの構築フローが簡素化: デバイス ツリー ジェネレーターによる ZOCL ノードの自動生成。XSCT で BIF ファイルを生成可能。ベース プラットフォームのソース ファイルが削減。

• 包括的な制約エディターを使用して、Vitis Model Composer で AI エンジン カーネルのあらゆる制約を指定できる。生成された ADF グラフに、これらの制約が含まれる。 
• ライブラリ ブラウザーへ AI エンジン FFT ブロックと IFFT ブロックを追加。 
• ライブラリ ブラウザーのさまざまな AI エンジン FIR ブロックを利用できる。 
• FIR フィルターの入力ポートを使用して、フィルター係数を指定できる。 
• 2 つの新しいユーティリティ ブロック (RTP Source と To Variable Size) を追加。
• 機能強化された AIE カーネル インポート ブロックは、テンプレート化された AI エンジン機能のインポートにも対応。 
• Hub ブロックで、AI エンジン デザイン用 AMD プラットフォームを指定できる。
• Hub ブロックからは、AIE シミュレーション実行後にいつでも Vitis アナライザーを再実行できる。 
• Simulink データ インスペクターを使用して、サイクルの概算出力を可視化し、各出力の推定スループットを確認できる。 
• グラフ ヘッダー ファイルのみを使用してグラフをブロックとして取り込む際の操作性が向上。 
• キャンセル ボタンが付いて進捗状況バーが刷新。
• MATLAB の作業ディレクトリとモデルのディレクトリが異なる場合に、AI エンジン カーネルのインポートやデザインのシミュレーションを行う際の操作性が向上。 
• 新しい TX チェーン 200 MHz の例。 
• HLS、HDL、AI エンジン ブロックを使用するデザインを紹介する新しい 2D-FFT の例。 

HDL

• SSR FIR (10 倍以上) および SSRFFT のシミュレーション速度が向上
• RAM や FIFO などのメモリ ブロックのシミュレーション速度が向上
• ブラック ボックス インポート フローで Questa Simulator が VHDL 2008 に対応

全般

• Vitis Model Composer には AMD の System Generator for DSP の機能がすべて含まれています。  AMD System Generator for DSP を使用していたユーザーは、今後 Vitis Model Composer を使用して開発を続けることができます。
• MATLAB サポート - R2020a、R2020b、R2021a