AMD Vitis™ HLS

2024.2 릴리스 하이라이트

Vitis HLS 버전 2024.2에는 사용자가 HLS 설계를 더욱 쉽게 개발하고 디버깅할 수 있도록 지원하는 다음과 같은 여러 기능이 포함되어 있습니다.

• 실행 중 변경되는 스칼라/와이어 입력 모델링(직접 I/O)
• 임의 정밀도 부동 소수점 유형 지원
• DSP 블록에 HLS 코드 매핑
• 사용자가 결정하는 코드 실행 순서
• 사용자 친화적인 방식으로 데이터 형식을 보여 주는 HLS 디버거(GNU 디버거의 자동 서식 지정 기술 사용)

2024.1 릴리스 하이라이트

• 새로운 스텐실 pragma가 이미지 및 비디오 필터용 HLS C++ 코드를 단순화
  

• 새로운 라이브러리 함수 마법사가 AMD Vitis 라이브러리 GitHub 리포지토리 활용

  • AMD Vivado 설계 도구용 "Solver" 및 "Vision"(OpenCV 호환) IP 생성
  • 사용 가능한 라이브러리 예제 실행

• 메모리 인터페이스용 pragma(ap_memory)가 이제 AMD Vivado IP Integrator용 포트를 번들로 구성 가능

• 새로운 HLS 구성 요소 비교에서는 2개 이상의 구성 요소에 대한 지표가 나란히 표시됨

• C++ 함수를 대체하는 사용자-공급자 RTL 코드 지원(블랙박스 흐름)

• 코드 분석기가 이제 C++ 구조체 멤버를 분해하여 성능 분석을 미세 조정 가능

• HLS 전역 FSM 인코딩 및 안전 상태 선택을 위한 새로운 사용자 컨트롤

• C 시뮬레이션 중 Clang 새니타이저에 액세스하여 주소 및 초기화 검사 수행

2023.2 릴리스 하이라이트

• HLS 구성 요소를 위한 새로운 Vitis™ 통합 IDE
• 새로운 Vitis HLS 라이선스 요구 사항
• C 합성을 실행하기 전에 성능 추정치를 얻기 위한 새로운 코드 분석기 기능
• AXI 인터페이스 개선 사항:
  • HLS AXI 스트림 사이드 채널 지원 개선 사항
  • 사용자 구성 가능 AXI 마스터 캐싱 지원
• 기타 개선 사항:
  • C 합성 중에 설계 크기 문제를 식별할 수 있는 새로운 코드 복잡성 보고서
• 컴파일 시간 개선: 2023.1에 비해 2023.2에서 평균 컴파일 시간 20% 개선¹

2023.1 릴리스 하이라이트

• 성능 개선 사항²: 2022.2에 비해 2023.1에서 평균 지연율 5.2% 개선
• Vitis HLS 도구에서 L1 라이브러리 함수를 쉽게 다운로드, 확인, 인스턴스화하는 쉬운 방법. 동영상 시청하기
• Vitis HLS 도구 내에서 AXI 트랜잭션 및 버스트 보고에 대한 지원 강화

2022.2 릴리스 하이라이트

• 데이터 처리 애플리케이션을 위한 "태스크 수준 병렬" 코드를 작성하는 새로운 방법
  • 사용자가 새로운 hls::task 함수를 사용하여 태스크 수준 병렬성을 명시적으로 정의 가능
  • 순수 스트리밍 설계(예: 패킷 스위칭)를 위한 모델링이 용이함​
• 성능 및 타이밍 개선 사항
  • 성능 향상을 위해 도구가 자동으로 언롤, 파이프라인, 어레이 분할 및 인라인 pragma를 추론
• 분석 및 디버그 개선 사항
  • 생성된 RTL 코드에서 C 소스의 print 문을 합성하는 새로운 기능
  • RTL이 시뮬레이션되면 코드 블록의 실행과 변수 값을 추적 가능
• 사용 편의성
  • 이제 FFT 및 FIR IP에 대한 hls::stream 인터페이스 지원

2022.1 릴리스 하이라이트

• 새로운 타임라인 추적 뷰어
  • 설계에 남아 있는 모든 함수(모듈로 변환된 함수)의 런타임 프로파일 표시
  • 공동 시뮬레이션 후 데이터 흐름 영역의 동작을 확인하는 데 특히 유용 Vitis™ HLS에 기본 제공 - 더는 xsim 파형 뷰어를 실행할 필요 없음
• 새로운 성능 pragma
  • #pragma hls performance를 사용하여 처리율 목표 HLS
  • HLS는 가능한 한 최소한의 리소스를 사용하여 목표 달성 시도
  • HLS는 수행된 변환을 나타내며, 목표를 달성할 수 없는 경우 제한 요인을 표시
• 블록 스트림 유형에 대한 어레이 분할 지원
  • 각 요소가 어레이인 hls::stream 개선
  • 대규모 어레이 처리를 더 작고 파이프라인화된 부분으로 나누는 데 사용 가능

2021.2 릴리스 하이라이트

• 사용자 제어 버스트 추론
  • 사용자가 새로 도입된 수동 버스트 최적화 채택 가능
  • 버스트 동작 수동 제어를 지원하도록 새로운 클래스 'hls::burst_maxi' 추가. 새로운 클래스와 함께 사용할 수 있도록 새로운 HLS API 제공
  • 사용자는 AXI AMBA 프로토콜과 HLS 설계의 하드웨어 트랜잭션 수준 모델링 이해 필요
• 타이밍 및 QoR 개선 사항
  • HLS 타이밍 추정 정확도 향상. HLS가 타이밍 종결을 보고할 때 Vivado™ RTL 합성도 타이밍을 충족할 것으로 예상
• EoU 개선 사항
  • C 합성 보고서에 인터페이스 어댑터 보고서 추가
  • 사용자는 인터페이스 어댑터가 설계에 미치는 리소스 영향을 알아야 합니다.
  • 인터페이스 어댑터에는 설계 QoR에 영향을 주는 가변 속성이 있습니다.
  • pragma 및 pragma에 대한 경고 목록을 표시하기 위해 합성 보고서에 새 섹션 추가
• 분석 및 보고 개선 사항
  • 새로운 마우스 드래그 기반 확대 및 축소 기능
  • 전체 그래프를 표시하고 전체 그래프의 일부를 사용자가 확대할 수 있는 새로운 개요 기능
  • 모든 함수와 루프가 해당 시뮬레이션 데이터와 함께 표시됨
  • 이제 시뮬레이션 후 새로운 Timeline Trace Viewer(타임라인 추적 뷰어)를 사용할 수 있습니다. 이 뷰어는 설계의 런타임 프로파일을 보여주며, 사용자는 Vitis HLS GUI에서 작업을 계속할 수 있습니다.

2021.1 릴리스 하이라이트

• GUI의 새로운 "Flow Navigator"를 통해 흐름 단계 및 보고서에 빠르게 액세스.  컨텍스트별 "합성, 분석, 디버그" 보기를 일반 기본 컨텍스트로 병합
• BIND_OP 및 BIND_STORAGE 지시문에 대한 새로운 합성 보고서 섹션
• 새로운 합성 후 텍스트 보고서는 GUI 합성 보고서에 제공된 정보를 반영
• IP 내보내기 및 Vivado™ 구현 실행 위젯은 설정 및 제약 조건 파일을 Vivado로 전달하는 옵션으로 재설계됨
• II, 지연율 또는 DSP/BRAM 사용률 핫스팟을 감지하기 위한 선택적 히트맵으로 강조 표시할 수 있는 함수와 루프를 시각화하는 새로운 함수 호출 그래프 뷰어
• DSP 블록 네이티브 부동 소수점 연산에 대한 Versal™ 타이밍 보정 및 새로운 컨트롤(config_op의 -precision 옵션)
• 대체 플러시 가능 파이프라인 옵션 개선(FRP(Free Running Pipeline))
• Vitis에서 m_axi 인터페이스 재구성은 hls::vector 유형을 통해 수행되어야 함
• "auto, "uram", "bram" 또는 "lutram"일 수 있는 s_axilite 및 m_axi 데이터 스토리지에 대한 새로운 맞춤화 옵션을 통해 설계에서 RAM 사용률 조정 가능
• Vitis에서는 커널을 위한 새로운 연속("무한") 실행 모드 도입
• axi_lite 보조 클럭 옵션 복구