发布者: AMD
LogiCORE™ RapidIO 逻辑层 (I/O) 和传输层接口针对 Virtex™ II 和 Virtex II Pro 系列 FPGA 进行了优化，符合逻辑输入/输出和通用传输规范 1.2。
LogiCORE™ IP Serial RapidIO v5.6 – 支持 SRIO Gen 1.3（经扩展支持 Gen 2 5G 线速率）。
关于 Serial RapidIO Gen 2 LogiCORE IP 的信息，请单击此处。
LogiCORE IP Serial RapidIO Endpoint 解决方案依据 RapidIO Gen 1.3 规范而设计，并且支持 Gen 2 5G 线速率。该解决方案包含一个高度灵活且经过优化的 Serial RapidIO 物理层核以及一个逻辑层 (I/O) 和传输层核。该核旨在确保时序可预测性，从而显著减少工程设计所消耗的时间，使资源能够集中用于开发满足特定用户需求的应用逻辑。
RapidIO 逻辑层 (I/O) 和传输层核以及 RapidIO 物理层核，共同构成了一个完整的 Serial RapidIO 协议堆栈。此外，这些核还包含高度优化和可配置的缓冲区设计，可用于实现 Serial RapidIO 端点。模块化 IP 设计方法能够提供灵活性，便于进行自定义，而 AMD 工具链能够通过一个可配置且易于使用的图形用户界面，使用这些构建块 IP 核在 FPGA 上自动生成串行端点。
硬件评估超时期限*：约 8 小时
| LogiCORE™ | 版本 | 软件支持 | 支持的器件系列 |
|---|---|---|---|
| RapidIO 物理层接口核 Gen 1 | v5.6 | ISE™ 13.1 | Virtex™ 6 HXT/LXT/SXT Virtex 5 FXT/SXT/LXT Virtex 4 FX Spartan™ 6 LXT |
*获得上述 IP 核的硬件评估许可证，即可在设计中对核进行参数化设置、生成和实例化操作。此外，还可以执行功能仿真和时序仿真，并生成比特流以将设计下载到硬件中进行配置。
此表中的 IP 核将能够在已编程器件中正常运行一段时间。此段时间过后，IP 核将“超时”（停止运行），届时您需要重新下载并配置 FPGA。
某些 AMD 技术可能需要通过第三方启用或激活。支持的功能可能因操作系统而异。 有关具体功能，请与系统制造商确认。任何技术或产品都无法做到绝对安全。