RAD – Publicaciones
AMD RAD (Research and Development, Investigación y desarrollo avanzado) valora mucho las publicaciones de hallazgos de investigación científica importantes en conferencias y revistas arbitradas por expertos.
Los enlaces en esta página brindan acceso a las numerosas publicaciones de RAD de los últimos años.
2024
- Enfoques basados en IA en seguridad de redes – AI4Good 2024
- T3: Rastreo y activación transparentes para el solapamiento detallado de procesamiento y colectivos – ASPLOS 2024
- Integración de la aceleración de FPGA y GPU en la computación distribuida con OpenMP – FPL 2024
- Coherencia espaciotemporal por turnos para GPU – HiPEAC 2024
- Tecnologías de red para el manejo de cargas de trabajo de IA – ISC 2024
- Computación sostenible a escala – MODSIM 2024
2023
- Monitoreo de ocupación y uso del espectro: desafíos y soluciones de radio definida por software – IEEE WCNC 2023
- Mejora del rendimiento de DNN mediante ejecuciones simultáneas inteligentes de GEMM – arXiv 2023
- La próxima era de la innovación en chiplets – DATE 2023
- Aprovechamiento de MLIR para el diseño de motores de IA – FCCM 2023
- Reducción de la comunicación entre nodos mediante modelos sustitutos de redes neuronales acelerados por FPGA – FIRE 2023
- Navegar por el panorama futuro de la tecnología de sistemas en chip – IEEE SOCC 2023
- La historia de dos ces: escalado de cómputo en comparación con la comunicación para futuros transformadores en hardware del futuro – IISWC 2023
- SPARTA: aceleración espacial para el cómputo de estarcido de difusión horizontal eficiente y escalable en el clima – ICS 2023
- Introducción al motor inteligente adaptable AMD Versal ACAP y a su modelo de programación – SC 2023
- Enfoques innovadores para la IA con computación adaptable – SPL 2023
2022
- Desmitificación de BERT: implicaciones en el diseño de sistemas - IISWC 2022
- Argumentos a favor de la especialización de coherencia de grano fino en sistemas heterogéneos - TACO
- Codificación de cociclo virtual para memorias no volátiles cifradas con celdas de niveles múltiples – HPCA 2022
- Convección de datos: un caso de estudio impulsado por GPU para la ubicación de datos con reconocimiento térmico en DRAM 3D - SIGMETRICS 2022
- Cloak: tolerancia a la latencia de lectura de caché no volátil – ICS 2022
- Métodos de cuantificación de incertidumbre para modelos substitutos basados en ML de aplicaciones científicas – NeurIPS 2022
- Criptografía de memoria entusiasta en cachés – MICRO 2022
- Athena: arquitectura de búsqueda anticipada para reducir las latencias de recorrido de página en el chip – PACT 2022
- Mejora de la eficiencia energética de cadenas de bloques con permisos mediante FPGAs – ICPADS 2022
2021
- Análisis y aprovechamiento de cachés L1 desacopladas en GPU – HPCA 2021
- Descarga con conciencia de plazos para aceleradores de alto rendimiento – HPCA 2021
- Comprensión de los chiplets hoy para anticipar futuras oportunidades y límites de integración – DATE 2021
- Sistemas en chip con ordenamiento fuerte - TACO
- Pionerismo en la tecnología y el diseño de chiplets para las familias de procesadores AMD EPYC™ y Ryzen™ – ISCA 2021 (pista industrial)
- Cuantificación del margen de frecuencia de la memoria del servidor y su uso para mejorar el rendimiento en sistemas HPC – ISCA 2021
- Modelado de interconexión para multiprocesadores homogéneos y heterogéneos - Springer (capítulo del libro)
- Aumento del alcance de traducción de la GPU mediante el aprovechamiento de recursos en chips infrautilizados - MICRO 2021
- DUB: reducción de frecuencia dinámica y omisión en la red en chip para cargas de trabajo de GPU heterogéneas - NOCS 2021
- Una nueva era de computación a medida (artículo corto) – VLSI Symposium 2021
- Utilización eficiente de la caché mediante la ubicación de datos con conocimiento del modelo para modelos de recomendación – MEMSYS 2021
- Codificación de cociclo virtual para memorias no volátiles cifradas con celdas de niveles múltiples – HPCA 2022
- Uso de redes neuronales para reducir la comunicación en la resolución numérica de ecuaciones diferenciales parciales – NEURIPS 2021
- Uso de regularización basada en la física para mejorar las capacidades de extrapolación de las redes neuronales – NEURIPS 2021
2020
- Kite: una familia de topologías de interconectores heterogéneos habilitada mediante el modelado preciso de interconexiones – DAC 2020
- SeqPoint: identificación de iteraciones representativas de redes neuronales basadas en secuencias – ISPASS 2020
- Mejora de la utilización de cachés de microoperaciones en procesadores x86 – MICRO 2020
- Centaur: una arquitectura innovadora para el almacenamiento NAND 3D de alta densidad, bajo desgaste y confiable - SIGMETRICS 2020
- Análisis y aprovechamiento de las cachés L1 compartidas en GPU – PACT 2020
- PreFAM: comprensión del impacto del prebuscado en arquitecturas de memoria conectada por tejido – MEMSYS 2020
- CFDNet: un acelerador basado en aprendizaje profundo para simulaciones de fluidos – ICS 2020
- Optimización del entrelazamiento del tráfico entre cachés en cachés sin etiquetas con oportunidades de creación de mosaicos – TCAD 2020
- Optimización del entrelazamiento del tráfico entre cachés en cachés sin etiquetas con oportunidades de creación de mosaicos – CASES 2020
- Progreso de avance independiente de grupos de trabajo – ISCA 2020
- Experiencias con el diseño impulsado por ML: un caso de estudio de NoC – HPCA 2020
- OpenSHMEM iniciado por GPU: redes internas al kernel correctas y eficientes para dGPU – PPoPP 2020
- Centaur: una nueva arquitectura para almacenamiento NAND 3D confiable, de bajo desgaste y alta densidad – SIGMETRICS 2020
- DSM: argumentos a favor de la fusión asistida por hardware de filas de DRAM con el mismo contenido – SIGMETRICS 2020