Notas de la versión de ISE
Este documento contiene una lista de tablas de notas de la versión, una para cada núcleo IP.
por: AMD
El diseño del puente principal IPIF/V3 PCI™ de OPB conecta la OPB IPIF (Interfaz de propiedad intelectual de bus periférico en el chip) y el núcleo de interfaz PCI64 v3.0, lo que proporciona una funcionalidad completa de puente entre el OPB de 32 bits de AMD y un bus PCI (Interconexión de componentes periféricos) de 32 bits V2.2.
El diseño del puente OPB IPIF/ V3 PCI Core Bridge conecta el OPB IPIF (Interfaz de Propiedad Intelectual del Bus Periférico en el Chip) con la interfaz PCI64 v3.0, proporcionando funcionalidad de puente completa entre el OPB de 32 bits de AMD y un bus PCI (Peripheral Component Interconnect) de 32 bits compatible con V2.2. Por el momento, solo se admite el bus PCI de 32 bits a 33/66 MHz. Este núcleo IP es uno de los más de 20 núcleos IP que forman parte del EDK (Embedded Development Kit, kit de desarrollo embebido). El puente OPB a PCI™ 32/33 se ofrece como un núcleo de evaluación en el EDK™ (Embedded Development Kit, kit de desarrollo embebido). Para generar una licencia OPB a PCI completa, se debe comprar el PCI-32 LogiCORE™. Disponible para todos los licenciatarios de los núcleos IP LogiCORE PCI32.
Algunas tecnologías AMD pueden requerir activación o habilitación por parte de terceros. Las funciones compatibles pueden variar según el sistema operativo. Confirma las funciones específicas con el fabricante del sistema. Ninguna tecnología o producto puede ser completamente seguro.