Con su flexibilidad inherente, los SoC adaptables y las FPGA (Field-Programmable Gate Arrays, matrices de puertas lógicas programables en campo) de AMD son ideales para aplicaciones de DSP (digital signal processing, procesamiento de señales digitales) de alto rendimiento o multicanal que pueden aprovechar el paralelismo de hardware. Los SoC adaptables y las FPGA de AMD combinan este ancho de banda de procesamiento con soluciones integrales, incluidos herramientas de diseño fáciles de usar para diseñadores de hardware, desarrolladores de software y arquitectos de sistemas.
Paralelismo de hardware
Una arquitectura de DSP Von Neumann estándar requiere 256 ciclos para completar un filtro de FIR (finite impulse response, respuesta finita al impulso) de 256 golpes, mientras que los SoC adaptables y las FPGA pueden lograr el mismo resultado en un solo ciclo de reloj.
AMD continúa ofreciendo una funcionalidad de SYSMON (System Monitor, monitor de sistema) altamente integrada y completa para las familias de productos de Serie 7, Zynq™ 7000, UltraScale™, UltraScale+™ y Versal™. Esta función conveniente facilita la supervisión de las condiciones físicas de funcionamiento de los SoC adaptables y FPGA, tales como temperatura de unión, voltajes de alimentación y mediciones externas a través de ADC, un requisito clave para muchos estándares de la industria, incluidos FIPS 140-2, IEC 61508 e ISO26262.
Versal SYSMON reside en el nuevo PMC (Platform Management Controller, controlador de administración de plataforma) que permite un acceso rápido a los registros en el inicio y habilita 160 canales1 capaces de realizar muestreo a 8kSPS en todos los canales con un promedio de 16 muestras en todas las entradas. También emplea una nueva capacidad de interrupción basada en registros para reemplazar los pines EOC y EOS de las generaciones anteriores. El voltaje de referencia interno mejorado ofrece una precisión a la par con una referencia de voltaje externo del ±1 %, lo que reduce el costo general de la BOM (bill of material, lista de materiales) del sistema y el espacio de la PCB (Printed Circuit Board, placa de circuito impreso).
La tecnología de monitor de sistema de AMD mejora la seguridad, la protección y la confiabilidad generales del sistema y es una parte clave de la infraestructura de administración de energía para cualquier sistema con capacidad de telemetría I2C/PMBus, con el fin de proporcionar información sobre suministros, temperatura y entradas externas para tu dispositivo AMD y otros suministros incorporados.
Descripción general de la arquitectura de monitor de sistema
La IP de Control, Interfaces and Processing System (CIPS) de AMD dentro de Vivado™ permite una programación simple del Sysmon con dispositivos Versal y System Management Wizard puede utilizarse para configurar fácilmente el SYSMON de modo que funcione según los requisitos particulares del sistema para los dispositivos UltraScale+ y de la generación anterior.
Analógico integrado con personalización digital
La tecnología de AMS de FPGA Serie 7 y SoC Zynq 7000 proporciona modelos de uso que varían desde la monitorización simple del sistema hasta mediciones analógicas más complejas que requieren posprocesamiento digital, como linealización, filtrado, calibración y sobremuestreo. El XADC (Xilinx Analog-to-Digital Converter, convertidor de analógico a digital Xilinx) ofrece ventajas en flexibilidad, integración y ahorro de costos en una amplia gama de aplicaciones.
Las FPGA Serie 7 y los SoC Zynq 7000 integran el bloque AMD XADC con funcionalidad adicional de AMS (Analog Mixed Signal, señal mixta analógica). Además de realizar funciones de monitoreo del sistema, el XADC puede reemplazar directamente los convertidores analógicos a digitales independientes requeridos en muchas aplicaciones, por ejemplo, control de motor y conversión de energía, lo que reduce el costo de la BOM y la latencia del bucle de control.
Descripción general de la arquitectura XADC
Únete a la lista de notificaciones de SoC adaptable y FPGA para recibir las noticias y las actualizaciones más recientes.