-
图像缩放
AXI Debug Hub
发布者: AMD
AXI Debug Hub IP 可将 JTAG 或 HSDP 等物理调试接口连接到设计中的各种调试核（ILA、VIO 等）。
- 设计工具支持: Vivado Software
- 捆绑产品: Vivado Software
- 许可: End User License Agreement
- 器件支持: Versal AI Core, Versal Prime
- 概述
- 文档
产品描述
AXI Debug Hub IP 可将 JTAG 或 HSDP 等物理调试接口连接到设计中的各种调试核（ILA、VIO 等）。这使得 Vivado™ 等运行时软件能够在运行时直接与设计中实现的调试 IP 进行通信。
AXI Debug Hub IP 配备专用的 AXI 主接口和从接口，用于连接 Versal™ 自适应 SoC 器件中的从调试核和 NoC。
主要特性与优势
- 支持连接多达 64 个调试核
- 对于主接口连接，可进行参数配置
- 使用 JTAG 或 HSDP 调试接口，在 Vivado Hardware Manager 软件与调试核之间提供一条通信路径
- 最多支持 64 个调试核连接至 Debug Hub AXI 端口
- 可参数化的 AXI 端口，用于连接片上网络和其他 AXI 主接口
- 可选的 BSCAN 接口，即使在 AXI 路径挂起的情况下，也可提供用于调试设计的回退路径
相关产品
文档
某些 AMD 技术可能需要通过第三方启用或激活。支持的功能可能因操作系统而异。 有关具体功能，请与系统制造商确认。任何技术或产品都无法做到绝对安全。