IBERT for 7 Series GTP Transceivers
发布者: AMD
面向 7 系列 FPGA GTP 收发器的 LogiCORE™ IP Integrated Bit Error Ratio Test (IBERT) 核是一个可定制核,用于评估和监控 GTP 收发器。
- 设计工具支持: Vivado Software
- 捆绑产品: Vivado Software
- 许可: End User License Agreement
- 器件支持: Artix 7
发布者: AMD
面向 7 系列 FPGA GTP 收发器的 LogiCORE™ IP Integrated Bit Error Ratio Test (IBERT) 核是一个可定制核,用于评估和监控 GTP 收发器。
面向 7 系列 FPGA GTP 收发器的 LogiCORE™ IP Integrated Bit Error Ratio Test (IBERT) 核是一个可定制核,用于评估和监控 GTP 收发器。该核包含基于 FPGA 逻辑实现的模式生成器和检查器,并且能够访问 GTP 收发器的端口和动态重配置端口属性。此外,该核还包含通信逻辑,使得设计可在运行时通过 JTAG 进行访问。根据客户配置需求,该核既可以作为独立自包含的设计使用,也可以作为开放式设计使用(具体信息如本文档所述)。
某些 AMD 技术可能需要通过第三方启用或激活。支持的功能可能因操作系统而异。 有关具体功能,请与系统制造商确认。任何技术或产品都无法做到绝对安全。