发布者: AMD
Multiplier Accumulator IP 核是一个并行乘法累加器模块，可执行固定长度或可编程长度的累加运算。
已停止使用，不建议用于新设计。
其功能可在 Vivado™ 中直接使用 RTL 推断来实现。
随 AMD ISE™ 软件提供
Multiplier Accumulator IP 核是一个并行乘法累加器模块，可执行固定长度或可编程长度的累加运算。该核的 A 和 B 输入端支持使用无符号或有符号数据，最大位宽为 32 位。该核支持灵活选择流水线级别。它还支持对乘法器输出进行截位和舍入处理。此外，该核还提供累加饱和选项、可选进位输入、进位输出、上溢管脚和输入/输出寄存器等。
| LogiCORE™ | 版本 | 软件支持 | 支持的器件系列 |
|---|---|---|---|
| Multiply Accumulator | v3.0 | Vivado™ 2013.3 | Zynq™ 7000 Artix™ 7 Kintex™ 7/2L Virtex™ 7/2L/XT |
| Multiply Accumulator | v3.0 | ISE™ 14.5 | Zynq 7000 Artix 7 Kintex 7/2L Virtex 7/2L/XT Virtex 6 CXT/HXT/SXT/LXT/-1L Virtex 5 TXT/SXT/LXT/FXT Virtex 4 SX/LX/FX Spartan™ 6 LX/LXT Spartan 3A DSP |
某些 AMD 技术可能需要通过第三方启用或激活。支持的功能可能因操作系统而异。 有关具体功能，请与系统制造商确认。任何技术或产品都无法做到绝对安全。