Notas de la versión de ISE
Este documento contiene una lista de tablas de notas de la versión, una para cada núcleo IP.
por: AMD
La interfaz LogiCORE™ RapidIO Logical (E/S) y de capa de transporte está optimizada para las FPGA de las Series Virtex™ II y Virtex II Pro y cumple con la especificación de entrada/salida lógica y transporte común 1.2.
LogiCORE™ IP Serial RapidIO v5.6 – Compatible con SRIO Gen 1.3 y extensiones para Gen 2 (velocidad de línea de 5 Gbps)
Para Serial RapidIO Gen 2 LogiCORE IP, haz clic aquí.
La solución LogiCORE IP Serial RapidIO Endpoint, diseñada según la especificación RapidIO Gen 1.3 compatible con velocidad de línea Gen 2-5G, comprende un núcleo de capa física Serial RapidIO altamente flexible y optimizado y un núcleo de capa lógica (E/S) Y de transporte. Este núcleo está diseñado para garantizar un tiempo predecible, lo que reduce de manera significativa la inversión en tiempo de ingeniería y permite que los recursos se centren en la lógica de aplicación específica del usuario.
El núcleo de RapidIO Logical (E/S) y de la capa de transporte y el núcleo de capa física RapidIO proporcionan una pila de protocolos RapidIO en serie completa. Además, se incluye un diseño de búfer altamente optimizado y configurable con estos núcleos para implementar un punto de conexión RapidIO en serie. Mientras que un enfoque de diseño IP modular proporciona flexibilidad para facilitar la personalización, la cadena de herramientas AMD automatiza la generación del punto de conexión serial en una FPGA mediante el uso de estos núcleos IP de componentes fundamentales a través de una interfaz gráfica de usuario configurable y fácil de usar.
Tiempo de espera de la evaluación del hardware*: ~8 h
| LogiCORE™ | Versión | Compatibilidad de software | Familias de dispositivos compatibles |
|---|---|---|---|
| Núcleo de interfaz de capa física RapidIO Gen 1 | v5.6 | ISE™ 13.1 | Virtex™ 6 HXT/LXT/SXT Virtex 5 FXT/SXT/LXT Virtex 4 FX Spartan™ 6 LXT |
Descarga el software requerido en la página Descargas de AMD. Para obtener información sobre nuevas funciones, problemas conocidos y parches, visita el Centro de soluciones de licencias.
* Una licencia de evaluación de hardware para cualquiera de los núcleos IP anteriores te permitirá parametrizar y generar estos núcleos, además de crear instancias de estos, en tu diseño. También tendrás la capacidad de realizar simulaciones funcionales y de tiempo, además de generar una secuencia binaria que podrás utilizar para descargar y configurar tu diseño en hardware.
Los núcleos IP de esta tabla serán completamente funcionales en el dispositivo programado durante cierta cantidad de tiempo. Después de este tiempo, “se agotará el tiempo de espera” de la IP (dejará de funcionar) y tendrás que descargar y configurar la FPGA (Field-Programmable Gate Arrays, matriz de puertas lógicas programable en campo) de nuevo.
Algunas tecnologías AMD pueden requerir activación o habilitación por parte de terceros. Las funciones compatibles pueden variar según el sistema operativo. Confirma las funciones específicas con el fabricante del sistema. Ninguna tecnología o producto puede ser completamente seguro.