Notas de la versión de ISE
Este documento contiene una lista de tablas de notas de la versión, una para cada núcleo IP.
por: AMD
PLBv46 Endpoint es una interfaz entre el bus local del procesador (PLB) y el núcleo duro de chip PCI Express® (PCIe®).
PLBv46 Endpoint es una interfaz entre el bus local del procesador (PLB) y el núcleo duro de chip PCI Express® (PCIe®). El subsistema PLBv46 Endpoint proporciona una funcionalidad de puente completa entre la arquitectura de bus PLB y la red PCIe. El subsistema está compuesto por el núcleo PCIe, una interfaz GT y el punto de conexión PLBv46. El circuito de puente se implementa en el tejido FPGA y el núcleo PCIe y GT son elementos de núcleo duro en el FPGA.
El PLBv46 Endpoint proporciona una traducción a nivel de transacción de comandos de bus PLB a paquetes PCIe TLP y solicitudes PCIe a comandos de bus PLB.
Algunas tecnologías AMD pueden requerir activación o habilitación por parte de terceros. Las funciones compatibles pueden variar según el sistema operativo. Confirma las funciones específicas con el fabricante del sistema. Ninguna tecnología o producto puede ser completamente seguro.