Notes de publication ISE
Ce document contient une liste des tableaux de notes de publication, un pour chaque cœur IP.
par: AMD
Le PLBv46 Endpoint est une interface entre le bus local du processeur (PLB) et le cœur hard en silicium PCI Express® (PCIe®).
Le PLBv46 Endpoint est une interface entre le bus local du processeur (PLB) et le cœur hard en silicium PCI Express® (PCIe®). Le sous-système PLBv46 Endpoint offre une fonctionnalité de passerelle complète entre l'architecture de bus PLB et le réseau PCIe. Ce sous-système est composé du cœur PCIe, d'une interface GT et du PLBv46 Endpoint. Le circuit de passerelle est mis en œuvre dans la structure FPGA et le cœur PCIe et GT sont des éléments de cœur hard du FPGA.
Le PLBv46 Endpoint assure la conversion au niveau transactionnel des commandes du bus PLB en paquets TLP PCIe et des requêtes PCIe vers les commandes du bus PLB.
Certaines technologies AMD peuvent nécessiter des activations tierces. Les fonctionnalités prises en charge peuvent varier selon le système d'exploitation. Consultez le fabricant du système pour en savoir plus sur ses caractéristiques spécifiques. Aucune technologie ni aucun produit ne peut être totalement sûr.