Descripción general

El DFX (Dynamic Function eXchange, intercambio de funciones dinámicas) permite a los diseñadores modificar secciones de un diseño mientras que el resto del diseño funciona sin interrupciones. Con DFX, se hacen posibles nuevas técnicas y funciones de diseño, que incluyen aceleración de hardware flexible, actualizaciones de sistema sobre la marcha, colaboración de diseño y tolerancia a fallas. El intercambio de funciones dinámicas sigue el legado de la PR (Partial Reconfiguration, reconfiguración parcial), lo que maximiza la flexibilidad de los recursos lógicos durante más de 20 años.

  • Flujos de diseño robustos
    Metodologías de diseño intuitivas con compatibilidad integral de dispositivos
  • Bloques IP para facilitar la implementación
    Bloques de compilación fundamentales para facilitar la colocación, la reconfiguración y la depuración
  • Casos de uso avanzados
    Aprovecha la tecnología DFX para una compilación rápida y un diseño basado en equipos

Características

Propiedad Intelectual (IP) de DFX

AMD ofrece cuatro bloques de IP fundamentales para el intercambio de funciones dinámicas en Vivado Design Suite.

  • El núcleo de IP del controlador de DFX administra de forma inteligente la reconfiguración en tiempo real de hasta 4096 módulos con eventos de activación de hardware/software personalizables por el usuario.
    • Las funciones de IP del controlador DFX solo son compatibles con diseños DFX basados en FPGA (Field Programmable Gate Arrays, matriz de puertas lógicas programable en campo), ya que los diseños DFX de SoC (System on Chip, sistema en chip) pueden administrarse a través de software en el PS. 
  • El núcleo de IP del separador de DFX aísla lógicamente el diseño de un comportamiento indefinido cuando se reconfigura un módulo.
  • El núcleo de IP de DFX AXI Shutdown Manager aísla las interfaces AXI de transacciones potencialmente erróneas cuando se está reconfigurando un módulo.
  • DFX Bitstream Monitor IP es una potente herramienta de depuración para archivos de bits parciales FPGA utilizados en DFX. Puede rastrear archivos de bits parciales desde el almacenamiento hasta el motor de configuración, lo que permite manejar los errores de archivos de bits antes de la reconfiguración. 

Casos de uso avanzados

Shells abstractas:

Vivado Design Suite admite el flujo de diseño de la shell abstracta para todos los dispositivos UltraScale+ y Versal. Los flujos de diseño de la shell abstracta pueden reducir el tiempo de compilación y el uso de memoria para la mayoría de los diseños.

  • Tiempo rápido de compilación
    • Las implementaciones de shell abstracta están diseñadas para ofrecer una disminución en el tiempo de compilación y el uso de memoria. Consulta más detalles en WP533.  
  • Colaboración de diseño
    • Los diseñadores pueden ocultar IP propietaria en la región estática ofuscada de los diseños de shell abstracta. Los diseñadores externos luego pueden desarrollar la funcionalidad en regiones dinámicas sin acceso a información propietaria, lo que ayuda a aumentar la seguridad de la colaboración en el diseño.
    • La lógica dinámica también puede interactuar con IP en la región estática sin activar comprobaciones de licencia de IP.
      • (Descargo de responsabilidad: Debes tener derechos redistribuibles para la IP) 

Configuración en tándem + DFX:

La configuración en tándem es una función de Vivado Design Suite que divide la secuencia binaria de un diseño en dos etapas, lo que permite que los dispositivos UltraScale, UltraScale+ y Versal cumplan con los estándares PCI Express®.

  • Flexibilidad de aplicación PCIe®
    • A diferencia de la configuración en tándem independiente, cualquier número de imágenes dinámicas se puede reconfigurar repetidamente después de la configuración inicial de dos etapas (solo dispositivos UltraScale y UltraScale+).
  • Flexibilidad de suministro de secuencia binaria
    • Las secuencias binarias parciales para DFX pueden suministrarse en PCIe® a través de QDMA o cualquier puerto de configuración (PCAP, MCAP e ICAP). 

Videos