概观
Dynamic Function eXchange (DFX) 允许设计人员在设计的某些部分不间断运行的情况下修改设计的其余部分。DFX 使一系列新颖的设计方法和功能成为可能，如灵活的硬件加速、系统实时更新、设计协作和故障容错。Dynamic Function eXchange 继承了部分重配置 (PR) 的优点，并在过去 20 多年里不断增强逻辑资源的灵活性。
- 要素 1：稳健的设计流程
直观的设计方法和全面的器件支持 - 要素 2：易于实施的 IP 块
易于布局、重配置和调试的基础构建块 - 要素 3：高级应用场景
利用 DFX 技术进行快速编译和基于团队的设计
特性
DFX 知识产权 (IP)
AMD 为 Vivado Design Suite 中的 Dynamic Function eXchange 提供了四个基本 IP 块。
- DFX Controller IP 核通过用户可定制的硬件或软件触发事件，智能地实现最多 4096 个模块的实时重配置管理。
- 仅基于 FPGA 的 DFX 设计支持 DFX Controller IP 功能，因为 SoC DFX 设计可通过 PS 上的软件进行管理。
- DFX Decoupler IP 核在重新配置模块时从逻辑上将设计与未定义的行为隔离开来。
- DFX AXI Shutdown Manager IP 核在重新配置模块时将 AXI 接口与潜在错误事务隔离开来。
- DFX Bitstream Monitor IP 是用于 DFX 中 FPGA 部分比特文件的强大调试工具。它可追踪从存储器到配置引擎的部分比特文件，从而能在重新配置前处理比特文件错误。
高级应用场景
抽象壳：
Vivado Design Suite 支持所有 UltraScale+ 和 Versal 器件的抽象壳设计流程。抽象壳设计流程可以减少大多数设计的编译时间和内存使用率。
- 快速编译
- 抽象壳实现旨在减少编译时间和内存使用率。请参阅 WP533 中的详细信息。
- 设计协作
- 设计人员可以在抽象壳设计的混淆静态区域中隐藏专有 IP。然后，外部设计人员可以在不访问专有信息的情况下在动态区域中开发功能，从而帮助提高设计协作安全性。
- 动态逻辑还可以与静态区域中的 IP 交互，而无需触发 IP 许可证检查。
- （免责声明：必须对知识产权拥有可再分发的权利）
串联配置 + DFX：
Vivado Design Suite 中的串联配置功能将设计的比特流分成两部分，从而使 UltraScale、UltraScale+ 和 Versal 器件能够符合 PCI Express® 标准。
- PCIe® 应用灵活性
- 与独立的串联配置不同，在初始两级配置（仅限 UltraScale 和 UltraScale+ 器件）后，可以重复配置任意数量的动态映像。
- 比特流传输灵活性
- DFX 的部分位流可通过经由 QDMA 的 PCIe® 或任何配置端口（PCAP、MCAP、ICAP）传输。
