개요
DFX(Dynamic Function eXchange)를 사용하면 설계자가 설계의 일부를 수정할 수 있으며, 이때 나머지 설계는 중단 없이 계속 작동할 수 있습니다. DFX를 사용하면 유연한 하드웨어 가속, 즉각적인 시스템 업데이트, 설계 협업, 내결함성 등의 새로운 설계 기법과 기능이 가능합니다. DFX는 20년 이상 부분 재구성(PR) 방식을 따르며 논리적 리소스의 유연성을 극대화합니다.
- 견고한 설계 흐름
포괄적인 디바이스 지원을 통한 직관적인 설계 방법론 - 간편한 구축을 위한 IP 블록
간편한 배치, 재구성 및 디버깅을 위한 기본 구성 요소 - 고급 사용 사례
빠른 컴파일 및 팀 기반 설계를 위해 DFX 기술 활용
기능
DFX 지적 재산권(IP)
AMD는 Vivado Design Suite에서 DFX(Dynamic Function eXchange)를 위한 4가지 기본 IP 블록을 제공합니다.
- DFX Controller IP 코어는 사용자 정의 가능한 하드웨어/소프트웨어 트리거 이벤트를 통해 최대 4,096개의 모듈에 대한 실시간 재구성을 지능적으로 관리합니다.
- SoC DFX 설계는 PS의 소프트웨어를 통해 관리할 수 있으므로 FPGA 기반 DFX 설계에서만 DFX Controller IP 기능을 지원합니다.
- DFX Decoupler IP 코어는 모듈이 재구성될 때 정의되지 않은 동작으로부터 설계를 논리적으로 격리합니다.
- DFX AXI Shutdown Manager IP 코어는 모듈이 재구성될 때 잠재적으로 오류가 있는 트랜잭션으로부터 AXI 인터페이스를 격리합니다.
- DFX Bitstream Monitor IP는 DFX에서 사용되는 FPGA 부분 비트 파일을 위한 강력한 디버깅 도구입니다. 스토리지에서 구성 엔진까지 부분 비트 파일을 추적할 수 있으므로 재구성 전에 비트 파일 오류를 처리할 수 있습니다.
고급 사용 사례
추상 셸:
Vivado Design Suite는 모든 UltraScale+ 및 Versal 디바이스에 대한 추상 셸 설계 흐름을 지원합니다. 추상 셸 설계 흐름은 대부분의 설계에서 컴파일 시간과 메모리 사용을 줄일 수 있습니다.
- 빠른 컴파일 시간
- 추상 셸 구현은 컴파일 시간과 메모리 사용량을 줄이도록 설계되었습니다. 자세한 내용은 WP533을 참조하세요.
- 설계 협업
- 설계자는 추상 셸 설계의 난독 처리된 정적 영역에서 독점 IP를 숨길 수 있습니다. 외부 설계자는 독점 정보에 액세스하지 않고도 동적 영역에서 기능을 개발할 수 있으므로 설계 협업 보안을 향상할 수 있습니다.
- 동적 로직은 IP 라이선스 검사를 트리거하지 않고 정적 영역의 IP와 상호 작용할 수도 있습니다.
- (법적 고지: IP에 대해 재배포 가능한 권한이 있어야 함)
탠덤 구성 + DFX:
탠덤 구성은 설계의 비트스트림을 두 단계로 분할하여 UltraScale, UltraScale+ 및 Versal 디바이스가 PCI Express® 표준을 충족할 수 있도록 하는 Vivado Design Suite 기능입니다.
- PCIe® 애플리케이션 유연성
- 독립 실행형 탠덤 구성과 달리 초기 2단계 구성(UltraScale 및 UltraScale+ 디바이스만 해당) 후 원하는 수의 동적 이미지를 반복적으로 재구성할 수 있습니다.
- 비트스트림 전송 유연성
- DFX용 부분 비트스트림은 QDMA 또는 모든 구성 포트(PCAP, MCAP, ICAP)를 통해 PCIe®를 사용하여 전달할 수 있습니다.
