Notas de la versión de ISE
Este documento contiene una lista de tablas de notas de la versión, una para cada núcleo IP.
por: AMD
El núcleo LogiCORE™ ChipScope™ Pro Integrated Bit Error Ratio Tester (IBERT) para el transceptor Spartan™ 6 GTP es un núcleo personalizable que se puede usar para evaluar y monitorear el estado de los transceptores Spartan 6 GTP.
El núcleo LogiCORE™ ChipScope™ Pro Integrated Bit Error Ratio Tester (IBERT) para el transceptor Spartan™ 6 GTP es un núcleo personalizable que se puede usar para evaluar y monitorear el estado de los transceptores Spartan 6 GTP. El diseño incluye generadores de patrones y comprobadores implementados en la lógica de matriz de puertas programables de campo (FPGA), así como acceso a los puertos y atributos DPR del puerto de reconfiguración dinámica (puerto de reconfiguración dinámica) de los transceptores serie. La lógica de comunicación también está incluida y permite que el diseño sea accesible en tiempo de ejecución a través del Grupo de Acción de Pruebas Conjunto (JTAG). El núcleo de IBERT es un diseño autónomo y, cuando se genera, se ejecuta a través de todo el flujo de implementación, incluida la generación de flujo de bits.
Algunas tecnologías AMD pueden requerir activación o habilitación por parte de terceros. Las funciones compatibles pueden variar según el sistema operativo. Confirma las funciones específicas con el fabricante del sistema. Ninguna tecnología o producto puede ser completamente seguro.