by: AMD
LogiCORE™ ChipScope™ Pro Integrated Bit Error Ratio Tester (IBERT) core for the Spartan™ 6 GTP transceiver는 Spartan 6 GTP 트랜시버 상태를 평가하고 모니터링하는 데 사용할 수 있는 사용자 지정 가능 코어입니다.
LogiCORE™ ChipScope™ Pro Integrated Bit Error Ratio Tester (IBERT) core for the Spartan™ 6 GTP transceiver는 Spartan 6 GTP 트랜시버 상태를 평가하고 모니터링하는 데 사용할 수 있는 사용자 지정 가능 코어입니다. 이 디자인에는 FPGA(Field Programmable Gate Array) 로직에서 구현된 패턴 생성기 및 검사기와 직렬 트랜시버의 포트 및 DRP(Dynamic Reconfiguration Port) 속성에 대한 액세스가 포함됩니다. 또한 JTAG(Joint Test Action Group)를 통해 설계에 런타임 액세스가 가능하도록 통신 로직이 포함되어 있습니다. IBERT 코어는 독립형 설계이며, 생성되면 비트스트림 생성을 포함한 전체 구현 흐름을 통해 실행됩니다.
특정 AMD 기술을 사용하려면 타사 활성화 또는 활성화가 필요할 수 있습니다. 지원되는 기능은 운영 체제에 따라 다를 수 있습니다. 특정 기능에 대해서는 시스템 제조업체에 문의하십시오. 어떤 기술이나 제품도 완전히 안전할 수는 없습니다.