Binary CAM (BCAM)
El núcleo Binary CAM LogiCORE™ IP (BCAM) implementa una estructura de datos de matriz asociativa también conocida como memoria direccionable de contenido. BCAM almacena entradas (clave, respuesta) compuestas por cadenas de bits arbitrarias tanto para la clave como para la respuesta, y permite recuperar la respuesta mediante una coincidencia exacta entre todos los bits de la clave de búsqueda y los de la clave almacenada.
Cached DRAM Binary CAM (CDBCAM)
El núcleo DRAM Binary CAM LogiCORE™ IP (CDBCAM) implementa una estructura de datos de matriz asociativa también conocida como memoria direccionable de contenido mediante el uso de DRAM para almacenamiento en dispositivos Versal. DRAM BCAM almacena entradas (clave, respuesta) compuestas por cadenas de bits arbitrarias tanto para la clave como para la respuesta, y permite recuperar la respuesta mediante una coincidencia exacta entre todos los bits de la clave de búsqueda y los de la clave almacenada.
Semi-Ternary CAM (STCAM)
El núcleo Semi-Ternary CAM LogiCORE™ IP (STCAM) implementa una estructura de datos de matriz asociativa también conocida como memoria direccionable de contenido. El STCAM almacena entradas (clave, máscara, prioridad, respuesta) compuestas por cadenas de bits arbitrarias para la clave, la máscara y la respuesta, y permite recuperar la respuesta mediante la coincidencia ternaria de la clave de búsqueda. La coincidencia ternaria permite que múltiples entradas coincidan con la misma clave de búsqueda. La entrada con menor prioridad se selecciona como ganadora. El STCAM admite un número limitado de máscaras únicas, es decir, cada máscara está compartida por múltiples entradas. Esto permite una reducción considerable de la lógica y la memoria en comparación con los TCAM. El STCAM resulta adecuado para aplicaciones que requieren un almacenamiento eficiente de entradas mediante el uso de múltiples, pero un número limitado de máscaras. Por ejemplo, la coincidencia de prefijo más larga de la dirección IP para tablas de reenvío de IP o tablas de búsqueda de megaflujos de OVS.
Ternary CAM (TCAM)
El núcleo Ternary CAM LogiCORE™ IP (TCAM) implementa una estructura de datos de matriz asociativa también conocida como memoria ternaria direccionable de contenido. El TCAM almacena entradas (clave, máscara, prioridad, respuesta) compuestas por cadenas de bits arbitrarias tanto para la clave, la máscara, la prioridad y la respuesta, y permite recuperar la respuesta mediante una coincidencia ternaria de todos los bits de la clave de búsqueda enmascarada con todos los bits de la clave enmascarada. La clave es enmascarable en bits y permite que los bits arbitrarios en la clave se establezcan en estado ternario (no interesa). La coincidencia ternaria permite que varias entradas coincidan y el valor de prioridad de la entrada determina la respuesta ganadora.
DRAM Semi-Ternary CAM (DSTCAM)
El núcleo DRAM Semi-Ternary CAM LogiCORE™ IP (DSTCAM) implementa una estructura de datos de matriz asociativa también conocida como memoria direccionable de contenido para dispositivos Versal. El DSTCAM almacena entradas (clave, máscara, prioridad, respuesta) compuestas por cadenas de bits arbitrarias para la clave, la máscara y la respuesta, y permite recuperar la respuesta mediante la coincidencia ternaria de la clave de búsqueda. La coincidencia ternaria permite que múltiples entradas coincidan con la misma clave de búsqueda. La entrada con menor prioridad se selecciona como ganadora. El DSTCAM admite un número limitado de máscaras únicas, es decir, cada máscara está compartida por múltiples entradas. El DSTCAM resulta adecuado para aplicaciones que requieren un almacenamiento eficiente de una gran cantidad de entradas mediante el uso de múltiples, pero un número limitado de máscaras. Por ejemplo, la coincidencia de prefijo más larga de la dirección IP para tablas de reenvío de IP o tablas de búsqueda de megaflujos de OVS y para la búsqueda en tablas grandes en general.
Nota: Las soluciones CAM se basan en una implementación combinada de hardware y software.
