Binary CAM (BCAM)
Das Binary CAM LogiCORE™ IP (BCAM) implementiert eine assoziative Array-Datenstruktur, die auch als inhaltsadressierbarer Speicher bezeichnet wird. Das BCAM speichert (Key, Response)-Einträge mit beliebigen Bit-Strings für Key und Response und ermöglicht das Abrufen der Response, basierend auf einer exakten Übereinstimmung aller Bits im Such-Key mit allen Bits im Key.
Cached DRAM Binary CAM (CDBCAM)
Das DRAM Binary CAM LogiCORE™ IP (CDBCAM) implementiert eine assoziative Array-Datenstruktur, die auch als inhaltsadressierbarer Speicher bekannt ist, und verwendet dafür DRAM zur Speicherung für Versal Chips. Das DRAM BCAM speichert (Key, Response)-Einträge mit beliebigen Bit-Strings für Key und Response und ermöglicht das Abrufen der Response basierend auf einer exakten Übereinstimmung aller Bits im Such-Key mit allen Bits im Key.
Semi-Ternary CAM (STCAM)
Das Semi-Ternary CAM LogiCORE™ IP (STCAM) implementiert eine assoziative Array-Datenstruktur, die auch als inhaltsadressierbarer Speicher bekannt ist. Das STCAM speichert (Key, Mask, Priority, Response)-Einträge mit beliebigen Bit-Strings für Key, Mask und Response und ermöglicht das Abrufen der Response basierend auf einer ternären Übereinstimmung im Such-Key. Die ternäre Übereinstimmung erlaubt es, dass mehrere Einträge mit demselben Such-Key übereinstimmen. Der Eintrag mit der niedrigsten Priorität wird als „Gewinner“ ausgewählt. Das STCAM unterstützt eine begrenzte Anzahl eindeutiger Masken, das heißt, jede Maske wird von mehreren Einträgen gemeinsam genutzt. Dies ermöglicht eine erhebliche Reduzierung von Logik und Speicher im Vergleich zu TCAMs. Das STCAM eignet sich gut für Anwendungen, die eine effiziente Speicherung von Einträgen unter Verwendung mehrerer, aber begrenzter Masken erfordern. Beispiel: Längste Präfix-Übereinstimmung der IP-Adresse für IP-Weiterleitungstabellen oder OVS-Mega-Flow-Lookup-Tabellen.
Ternary CAM (TCAM)
Das Ternary CAM LogiCORE™ IP (TCAM) implementiert eine assoziative Array-Datenstruktur, die auch als ternärer inhaltsadressierbarer Speicher bekannt ist. Das TCAM speichert (Key, Mask, Priority, Response)-Einträge mit beliebigen Werten für Key, Mask, Priority und Response und ermöglicht das Abrufen der Response basierend auf einer ternären Übereinstimmung aller Bits im maskierten Such-Key mit allen Bits im maskierten Key. Der Key ist bitmaskierbar, wodurch beliebige Bits im Key in den ternären Zustand („don’t care“) versetzt werden können. Die ternäre Übereinstimmung ermöglicht es, dass mehrere Einträge übereinstimmen. Der Prioritätswert des Eintrags bestimmt dabei die Response, die „gewinnt“.
DRAM Semi-Ternary CAM (DSTCAM)
Das DRAM Semi-Ternary CAM LogiCORE™ IP (DSTCAM) implementiert eine assoziative Array-Datenstruktur, die auch als inhaltsadressierbarer Speicher für Versal Chips bekannt ist. Das DSTCAM speichert (Key, Mask, Priority, Response)-Einträge mit beliebigen Bit-Strings für Key, Mask und Response und ermöglicht das Abrufen der Response basierend auf einer ternären Übereinstimmung im Such-Key. Die ternäre Übereinstimmung erlaubt es, dass mehrere Einträge mit demselben Such-Key übereinstimmen. Der Eintrag mit der niedrigsten Priorität wird als „Gewinner“ ausgewählt. Das DSTCAM unterstützt eine begrenzte Anzahl eindeutiger Masken, das heißt, jede Maske wird von mehreren Einträgen gemeinsam genutzt. Das DSTCAM eignet sich gut für Anwendungen, die eine effiziente Speicherung von einer großen Anzahl von Einträgen unter Verwendung mehrerer, aber begrenzter Masken erfordern. Beispiel: Längste Präfix-Übereinstimmung der IP-Adresse für IP-Weiterleitungstabellen oder OVS-Mega-Flow-Lookup-Tabellen und für die Suche in großen Tabellen im Allgemeinen.
Hinweis: Die CAM-Lösungen basieren auf einer kombinierten Hardware- und Softwareimplementierung.
