Binary CAM (BCAM)
O Binary CAM LogiCORE™ IP (BCAM) implementa uma estrutura de dados de matriz associativa, também conhecida como memória endereçável de conteúdo. O BCAM armazena entradas (chave, resposta) com strings arbitrárias de chave e bit de resposta e permite a recuperação da resposta com base em uma correspondência exata de todos os bits na chave de pesquisa com todos os bits na chave.
Cached DRAM Binary CAM (CDBCAM)
O DRAM Binary CAM LogiCORE™ IP (CDBCAM) implementa uma estrutura de dados de matriz associativa também conhecida como memória endereçável de conteúdo usando DRAM para armazenamento para dispositivos Versal. O DDR BCAM armazena entradas (chave, resposta) com strings arbitrárias de chave e bit de resposta e permite a recuperação da resposta com base em uma correspondência exata de todos os bits na chave de pesquisa com todos os bits na chave.
Semi-Ternary CAM (STCAM)
O Semi-Ternary CAM LogiCORE IP™ (STCAM) implementa uma estrutura de dados de matriz associativa, também conhecida como memória endereçável de conteúdo. O STCAM armazena entradas (chave, máscara, prioridade, resposta) com cadeias de bits arbitrárias de chave, máscara e resposta e permite a recuperação da resposta com base na correspondência ternária da chave de pesquisa. A correspondência ternária permite que várias entradas correspondam à mesma chave de pesquisa. A entrada com a prioridade mais baixa é selecionada como a vencedora. O STCAM suporta um número limitado de máscaras exclusivas, ou seja, cada máscara é compartilhada por várias entradas. Isso permite uma considerável redução de lógica e memória em comparação com TCAMs. O STCAM é adequado para aplicações que exigem armazenamento eficiente de entradas usando várias máscaras, mas em um número limitado. Por exemplo, a correspondência de prefixo mais longa do endereço IP para tabelas de encaminhamento de IP ou tabelas de pesquisa de megafluxo OVS.
Ternary CAM (TCAM)
O Ternary CAM LogiCORE™ IP (TCAM) implementa uma estrutura de dados de matriz associativa, também conhecida como memória endereçável de conteúdo ternário. O TCAM armazena entradas (chave, máscara, prioridade, resposta) com valores arbitrários de chave, máscara, prioridade e resposta e permite a recuperação da resposta com base em uma correspondência ternária de todos os bits da chave de pesquisa mascarada com todos os bits da chave mascarada. A chave é mascarável bit a bit, permitindo que bits arbitrários na key sejam definidos para o estado ternário (don’t care). A correspondência ternária permite que várias entradas correspondam e o valor de prioridade da entrada determina a resposta vencedora.
DRAM Semi-Ternary CAM (DSTCAM)
O DRAM Semi-Ternary CAM LogiCORE™ IP (DSTCAM) implementa uma estrutura de dados de matriz associativa, também conhecida como memória endereçável de conteúdo, para dispositivos Versal. O DSTCAM armazena entradas (chave, máscara, prioridade, resposta) com cadeias de bits arbitrárias de chave, máscara e resposta e permite a recuperação da resposta com base na correspondência ternária da chave de pesquisa. A correspondência ternária permite que várias entradas correspondam à mesma chave de pesquisa. A entrada com a prioridade mais baixa é selecionada como a vencedora. O DSTCAM suporta um número limitado de máscaras exclusivas, ou seja, cada máscara é compartilhada por várias entradas. O DSTCAM é adequado para aplicações que exigem armazenamento eficiente de uma grande quantidade de entradas usando várias máscaras, mas em um número limitado. Por exemplo, a correspondência de prefixo mais longa do endereço IP para tabelas de encaminhamento de IP ou tabelas de pesquisa de megafluxo OVS e para pesquisa de grandes tabelas no geral.
Nota: as soluções CAM são baseadas em uma implementação combinada de hardware e software.
