Hay dos amplias clasificaciones de la funcionalidad de Debug Bridge IP, que se admiten utilizando cuatro modos diferentes.
- Tándem con actualizaciones de campo y solución de reconfiguración parcial. El modo seleccionable por el usuario From_BSCAN_to_Debug se utiliza para agregar una instancia de Debug Bridge en cada módulo reconfigurable que se conectaría a núcleos de depuración como ILA, VIO, Memory IP y JTAG2AXI
Solución de cable virtual (XVC). Se admiten tres modos:
- El modo seleccionable por el usuario From_AXI_to_BSCAN se utiliza para agregar una instancia de Debug Bridge en el diseño con un maestro Ethernet/PCIe®. Este modo es secundario al maestro Ethernet/PCIe mientras se conecta a núcleos de depuración como ILA, VIO, Memory IP y JTAG2AXI en el mismo chip
- El modo seleccionable por el usuario From_AXI_to_JTAG se utiliza para agregar una instancia de Debug Bridge en el diseño con un maestro Ethernet/PCIe. Este modo es un secundario del maestro Ethernet/PCIe mientras saca los pines JTAG fuera de los pines FPGA a través de los pines E/S. Este modo se utiliza principalmente para depurar el diseño en otra placa sobre XVC.
- El modo seleccionable por el usuario From_JTAG_to_BSCAN se utiliza para agregar una instancia de Debug Bridge para depurar los diseños a través del controlador de puerto de acceso de prueba (TAP) suave.
