-
图像缩放
Debug Bridge
发布者: AMD
AMD LogiCORE™ IP Debug Bridge 核是一个控制器，用于将 JTAG 接口与设计中的调试核相连。
- 设计工具支持: Vivado Software
- 捆绑产品: Vivado Software
- 许可: End User License Agreement
- 器件支持: Kintex UltraScale, Virtex UltraScale
- 概述
- 文档
产品描述
LogiCORE™ IP Debug Bridge 核是一个控制器，旨在提供一种机制，用于为调试核与运行时软件建立通信通道。Debug Bridge 的用法可分为两类：“含现场更新的串联”(Tandem with Field Updates) 和“虚拟线缆”(XVC)。这两个类别提供了与设计中的调试 IP（包括存储器 IP）进行通信的不同方法。“含现场更新的串联”流程支持通过串联 PROM/PCIe 对器件进行初始配置后，再通过 PCIe® 链路将新功能下载到器件中。XVC 流程支持通过非 JTAG 接口（例如以太网/PCIe 接口）使用调试核并对设计进行调试。
主要特性与优势
Debug Bridge IP 功能可分为两大类，共支持四种不同的模式。
- 含现场更新的串联与部分重配置解决方案 – 通过使用 From_BSCAN_to_Debug 模式（用户可选模式），可在每个可重配置模块中添加一个 Debug Bridge 实例，以连接到 ILA、VIO、存储器 IP 和 JTAG2AXI 等调试核
虚拟线缆 (XVC) 解决方案 – 支持三种模式：
- 通过使用 From_AXI_to_BSCAN 模式（用户可选模式），可在包含以太网/PCIe® 主接口的设计中添加 Debug Bridge 实例。在此模式下，Debug Bridge 实例作为以太网/PCIe 主接口的从接口，连接到同一芯片中的调试核（如 ILA、VIO、存储器 IP 和 JTAG2AXI）
- 通过使用 From_AXI_to_JTAG 模式（用户可选模式），可在包含以太网/PCIe 主接口的设计中添加 Debug Bridge 实例。在此模式下，Debug Bridge 实例作为以太网/PCIe 主接口的从接口，通过 I/O 管脚将 JTAG 管脚引出 FPGA。此模式的主要用途是，通过 XVC 对另一块开发板进行设计调试。
- 通过使用 From_JTAG_to_BSCAN 模式（用户可选模式），可添加 Debug Bridge 实例，以便通过软测试访问端口 (TAP) 控制器进行设计调试。
资源利用
相关产品
文档
某些 AMD 技术可能需要通过第三方启用或激活。支持的功能可能因操作系统而异。 有关具体功能，请与系统制造商确认。任何技术或产品都无法做到绝对安全。