Há duas classificações amplas da funcionalidade do Debug Bridge IP, que são compatíveis usando quatro modos diferentes.
- Tandem with Field Updates and Partial Reconfiguration Solution – O modo selecionável pelo usuário From_BSCAN_to_Debug é usado para adicionar uma instância de Debug Bridge em cada módulo reconfigurável que se conectaria a núcleos de depuração como ILA, VIO, IP de memória e JTAG2AXI
Virtual Cable (XVC) Solution – Três modos são compatíveis:
- O modo selecionável pelo usuário From_AXI_to_BSCAN é usado para adicionar uma instância do Debug Bridge no projeto com um master Ethernet/PCIe®. Este modo é um slave do master Ethernet/PCIe ao se conectar a núcleos de depuração como ILA, VIO, IP de memória e JTAG2AXI no mesmo chip
- O modo selecionável pelo usuário From_AXI_to_JTAG é usado para adicionar uma instância do Debug Bridge no projeto com um master Ethernet/PCIe. Este modo é um slave para o master Ethernet/PCIe enquanto leva os pinos JTAG para fora do FPGA através de pinos de E/S. Esse modo é usado principalmente para depurar o projeto em outra placa por meio de XVC.
- O modo selecionável pelo usuário _JTAG_to_BSCAN é usado para adicionar uma instância do Debug Bridge para depurar projetos pelo controlador TAP (Soft Test Access Port).
