RAM-based Shift Register
por: AMD
El núcleo IP de RAM-based Shift Register de AMD LogiCORE™ genera registros rápidos y compactos de estilo FIFO, líneas de retardo o búferes de sesgo de tiempo utilizando el modo SRL16/SRL32 de las LUT de segmentos disponibles en dispositivos AMD FPGA.
- Soporte de herramientas de diseño: Vivado Software
- Incluido: Vivado Software, ISE Design Suite
- Licencia: End User License Agreement
- Compatibilidad de dispositivos: Kintex 7, Kintex UltraScale, Kintex UltraScale+, Virtex 6, Virtex 7, Virtex UltraScale, Virtex UltraScale+, Versal AI Core, Versal Prime, Zynq 7000, Zynq UltraScale+ MPSoC, Spartan 6, Artix 7