• Bildzoom
    AMD Intellectual Property

RAM-based Shift Register

von: AMD

Der AMD LogiCORE™ RAM-based Shift Register IP-Kern erzeugt schnelle, kompakte FIFO-ähnliche Register, Verzögerungslinien oder Taktversatzpuffer (time-skew buffers) indem im SRL16/SRL32-Modus die in AMD FPGA-Chips verfügbaren Slice-LUTs genutzt werden.

  • Support für Designtools: Vivado Software
  • Im Lieferumfang enthalten: Vivado Software, ISE Design Suite
  • Lizenzierung: End User License Agreement
  • Geräteunterstützung: Kintex 7, Kintex UltraScale, Kintex UltraScale+, Virtex 6, Virtex 7, Virtex UltraScale, Virtex UltraScale+, Versal AI Core, Versal Prime, Zynq 7000, Zynq UltraScale+ MPSoC, Spartan 6, Artix 7