• 影像縮放
    AMD Intellectual Property

RAM-based Shift Register

作者: AMD

AMD LogiCORE™ RAM-based Shift Register IP 核心利用 AMD 現場可程式化閘陣列 (Field Programmable Gate Arrays, FPGAs) 器件中可用的 slice 查找表 (Look-Up Table, LUT) SRL16/SRL32 模式，產生高速、精巧的類先進先出 (First In First Out, FIFO) 暫存器、延遲迴路或時間偏差緩衝區。

  • 設計工具支援: Vivado Software
  • 隨附於: Vivado Software, ISE Design Suite
  • 授權: End User License Agreement
  • 器件支援: Kintex 7, Kintex UltraScale, Kintex UltraScale+, Virtex 6, Virtex 7, Virtex UltraScale, Virtex UltraScale+, Versal AI Core, Versal Prime, Zynq 7000, Zynq UltraScale+ MPSoC, Spartan 6, Artix 7