por: AMD
RAMA IP, disponible para dispositivos Virtex™ UltraScale+™ HBM, se conecta entre un maestro de tejidos AXI y la infraestructura esclava AXI de HBM.
Síntesis de subprocesos y reordenamiento de IP de adjuntos para su uso con maestros de acceso aleatorio a HBM IP.
Para usar con maestros de acceso aleatorio de un solo hilo para mejorar el ancho de banda general de HBM.
RAMA IP, disponible para dispositivos Virtex™ UltraScale+™ HBM, se conecta entre un maestro de tejidos AXI y la infraestructura esclava AXI de HBM. Genera ID temporales para que las transacciones con el mismo ID original puedan ser reordenadas. Esto alivia la congestión dentro del switch HBM y permite que las transacciones se completen en función de la latencia nativa de la memoria. Los datos se fusionan dentro de RAMA y se devuelven en el orden que se solicitó.
Incluido sin cargo adicional con el software Vivado™
Algunas tecnologías AMD pueden requerir activación o habilitación por parte de terceros. Las funciones compatibles pueden variar según el sistema operativo. Confirma las funciones específicas con el fabricante del sistema. Ninguna tecnología o producto puede ser completamente seguro.