by: AMD
O RAMA IP, disponibilizado para dispositivos HBM Virtex™ UltraScale+™, conecta-se entre um master de fabric AXI e a infraestrutura slave AXI HBM.
IP de Anexo para Síntese e Reordenação de Threads para uso com masters de acesso aleatório a IP HBM.
Para uso com masters de acesso aleatório de single-thread para melhorar a largura de banda geral da HBM.
O RAMA IP, disponibilizado para dispositivos HBM Virtex™ UltraScale+™, conecta-se entre um master de fabric AXI e a infraestrutura slave AXI HBM. Ele gera IDs temporárias para que as transações com a mesma ID original possam ser reordenadas. Isso alivia o congestionamento dentro do switch HBM e permite que as transações sejam concluídas com base na latência nativa da memória. Os dados são então reunidos no RAMA e retornados na ordem de solicitação.
Incluído sem custo adicional com o software Vivado™
Certas tecnologias AMD podem exigir permissão ou ativação de terceiros. Os recursos compatíveis podem variar de acordo com o sistema operacional. Confirme com o fabricante do sistema sobre a existência de recursos específicos. Nenhum produto ou tecnologia pode ser completamente seguro.